在小規(guī)模圖形液晶顯示模塊上使用液晶顯示驅(qū)動控制器組成液晶顯示驅(qū)動和控制系統(tǒng)，是當今低成本，低功耗，高集成化設(shè)計的最好選擇，SED1520是當前最常用的一種液晶顯示驅(qū)動控制器，這類圖形液晶顯示模塊的規(guī)模為32行，本文用到的液晶模塊CM12232即是內(nèi)置SED1520的液晶顯示模塊，該模塊的驅(qū)動控制系統(tǒng)由兩片SED1520組成。
FPGA即現(xiàn)場可編程門陣列器件，這是一種超大規(guī)模集成電路，具有在電路可重配置的能力(in circuit reconfigurable，ICR)。設(shè)計者設(shè)計的邏輯可在編譯、適配后變成網(wǎng)絡(luò)表下載到FPGA芯片上之后，F(xiàn)PGA即可執(zhí)行設(shè)計的邏輯功能。因此，F(xiàn)PGA在芯片控制、接口邏輯設(shè)計等各個方面的應(yīng)用越來越廣泛。
系統(tǒng)硬件設(shè)計
本方案采用的FPGA為Alter公司的ACEX1K30芯片，它可提供系統(tǒng)的時鐘及讀寫控制，ACEX系列的FPGA由邏輯陣列塊LAB(Logic array block)、嵌入式陣列塊EAB(embedded array block)、快速互聯(lián)以及IO單元構(gòu)成，每個邏輯陣列塊包含8個邏輯單元LE(logic element)和一個局部互聯(lián)[1]。每個邏輯單元則由一個4輸入查找表(LUT)、一個可編程觸發(fā)器、快速進位鏈、級連鏈組成，多個LAB和多個 EAB則可通過快速通道互相連接。EAB是ACEX系列器件在結(jié)構(gòu)設(shè)計上的一個重要部件，他是輸入端口和輸出端口都帶有觸發(fā)器的一種靈活的RAM塊，其主要功能是實現(xiàn)一些規(guī)模不太大的FIFO、ROM、RAM和雙端口RAM等。在本液晶顯示接口電路中，EAB主要用宏功能模塊實現(xiàn)片上ROM。它通過調(diào)用FPGA上的EAB資源來實現(xiàn)漢字的顯示和字符的存儲，并根據(jù)控制信號產(chǎn)生的地址值從ROM中讀取字符值，然后送LCD顯示器進行顯示。
由于所用的圖形點陣液晶塊內(nèi)置有SED1520控制器，所以，其電路特性實際上就是SED1520的電路特性。SED1520的主要特性如下[2]：
具有液晶顯示行驅(qū)動器，具有16路行驅(qū)動輸出，并可級聯(lián)實現(xiàn)32行驅(qū)動。
具有液晶顯示列驅(qū)動器，共有61路列驅(qū)動輸出。
內(nèi)置時序發(fā)生器，其占空比可設(shè)置為1/16和1/32兩種。
內(nèi)藏顯示存儲器，顯示存儲器內(nèi)的數(shù)據(jù)可直接顯示，"1"為顯示，"0"為不顯示。
接口總線時序可適配8080系列或M6800系列，并可直接與計算機接口。
操作簡單，有13條控制指令。
采用CMOS工藝，可在電壓低至2.4-7.0V時正常工作，功耗僅30μW。
本設(shè)計所用的字符液晶模塊CM12232由兩塊SED1520級連驅(qū)動，其中一個工作在主工作方式下，另一個工作在從方式下，主工作方式SED1520負責上半屏16行的驅(qū)動和左半屏的61列驅(qū)動，從工作方式的SED1520則負責下半屏16行的驅(qū)動和右半屏的61列驅(qū)動，使能信號E1、E2用來區(qū)分具體控制的是那一片SED1520，其系統(tǒng)的硬件連接圖如圖1所示。
由圖1可見，該系統(tǒng)的硬件部分連接十分簡單，其中FPGA部分沒畫出，而液晶與FPGA的接口則可直接以網(wǎng)表的形式給出，將它們直接與FPGA的普通I/O引腳相連即可。
系統(tǒng)的軟件接口實現(xiàn)
具體實現(xiàn)的重點是如何從存放有字符的ROM塊中讀出數(shù)據(jù)，并按照液晶的時序正確的寫入，在介紹具體實現(xiàn)方法前，首先要熟悉SED1520的指令。
SED1520的控制指令表
SED1520的幾種主要的控制指令格式如下：
(1)復(fù)位格式(Reset)
該指令用于實現(xiàn)SED1520的軟件復(fù)位。該指令執(zhí)行時，顯示起始行寄存器清零，接著列地址指針清零，之后頁地址寄存器置為"3"。
(2)休閑狀態(tài)設(shè)置(Statis drive ON/OFF)
該指令是休閑狀態(tài)的軟件開關(guān)，當S=1時，SED1520進入休閑狀態(tài);當S=0時，SED1520將中止或退出休閑狀態(tài)。
(3)占空比設(shè)置(Slect duty)
該指令用于設(shè)置SED1520的占空比，Du=0時為1/16占空比，Du為1時為1/32占空比。
(4)ADC選擇指令(Selet ADC)
該指令用于設(shè)置顯示存儲器中單元的地址所對應(yīng)的顯示驅(qū)動輸出的順序。A=0時，順時針顯示;A=1時，逆時針顯示。
(5)顯示起始行設(shè)置(Display start line)
該指令可用于設(shè)置顯示屏上第一行(行驅(qū)動輸出COMO所對應(yīng)的顯示行)所對應(yīng)的顯示存儲器的行號，由此行順序下延可得到對應(yīng)顯示屏上的顯示效果，L=0-31(1FH)，對應(yīng)表示顯示存儲器的第1-32行。
(6)顯示開/關(guān)設(shè)置(Display ON/OFF)
該指令控制著顯示驅(qū)動器的輸出。當Di=0時，顯示關(guān)，當Di=1時，顯示開。
(7)頁面顯示存儲的設(shè)置
SED1520將顯示存儲器分為4個頁面(0-3頁)。每個頁面都有80個字節(jié)。頁面管理可由2位頁地址寄存器控制，該指令就是設(shè)置頁地址寄存器的內(nèi)容，以選擇相應(yīng)的顯示寄存器的頁面。P=0-3，對應(yīng)代表0-3頁。
(8)列地址設(shè)置(Set column(segment)address)
SED1520的顯示存儲器的每個頁面上都有80個字節(jié)，每個字節(jié)中的8位數(shù)據(jù)對應(yīng)著顯示屏上同一列的8點行，列地址指針就是管理這80個字節(jié)單元的，列地址指針是一個7位加一計數(shù)器，由它和頁地址寄存器組合，可唯一指定顯示存儲器的某一個單元，列地址指針在計算機對顯示存儲器的每次操后都將自動加一。該指令就是設(shè)置列地址指針內(nèi)容的。當CY=0-4FH，分別對應(yīng)于1-80單元的地址。
頂層設(shè)計大批量
本設(shè)計具體實現(xiàn)的頂層設(shè)計原理圖如圖2所示。
圖2中l(wèi)pm_rom模塊是利用FPGA的宏功能模塊產(chǎn)生的片上ROM塊[3]，用以存放要顯示的字符數(shù)據(jù)。ctrl模塊則為控制從ROM中取出數(shù)據(jù)后液晶上顯示的核心控制模塊，其功能包括控制數(shù)據(jù)的讀寫時序、液晶屏的分屏顯示控制、分頁顯示控制等。
控制模塊程序代碼
ctrl模塊的程序核心代碼如下：
architecture Behavioral of ctrl is
signal divcnt：std_logic_vector(11 downto 0);--系數(shù)計數(shù)
signal data：std_logic_vecdor(9 downto 0);--地址輸出
Signal clk1，clk2，a01，cs11，cs21，flag，csflag：std_logic;
data<=divcnt(11 downto 2);--最高10位為地址
process3(clk2)
begin
if clk2‘event and clk2=`1‘then case conv_integer (data)is
when 0|2|4|6|8|10|12|13|138|139|264|265|390|391=>A01<=`0‘;cs11<=`0‘;cs21<=`1‘;
when 1|3|5|7|9|11|75|76|201|202|327|328|453|454=>A01<=`0‘;cs11<=`1‘;cs21<=`0‘;
when 14 to 74=>A01<=`1‘;cs11<=`0‘;cs21<=`1‘;
when 140 to 200=>A01<=`1‘;cs11<=`0‘;cs21<=1‘;
when 266 to 326=>A01<=`1‘;cs11<=`0‘;cs21<=`1‘;
when 392 to 452=>A01<=`1‘;cs11<=`0‘;cs21<=`1‘;
when 77 to 137=>A01<=`1‘;cs11<=`1‘;cs21<=`0‘;
when 203 to 263=>A01<=`1‘;cs11>=`1‘;cs21<=`0‘;
when 329 to 389=>A01<=`1‘;cs11<=`1‘;cs21<=`0‘;
when 455 to 515=>A01<=`1‘;cs11<=`1‘;cs21<=`0‘;
when others=>A01<=`0‘;cs11<=`1‘;cs21<=`1‘;
end case;
end if;
end process3;
a0<=a01;
cs1<=cs11 or csflag;
cs2<=cs21 or csflag;
ad<=data;
end Behavioral;
其中的關(guān)鍵程序為Process3;在該過程中，A01負責該數(shù)據(jù)寫到液晶數(shù)據(jù)線上顯示還是寫到液晶的控制寄存器進行控制，A01為0時為寫命令，A01為1時為寫數(shù)據(jù)。
程序中，ROM地址的前13個單元均為寫命令，根據(jù)SED1520的控制命令字，ROM表中的0、2、4、6、8、10單元依次是E2、A4、A9、 A0、C0、AF，主要用于實現(xiàn)對CSI主工作的SED1520復(fù)位、退出休閑狀態(tài)、設(shè)置占空比為1/32、順時針顯示數(shù)據(jù)RAM中的內(nèi)容、顯示起始對應(yīng)顯示存儲器的0行、顯示開這一系列的初始化工作;而1，3，5，7，9，11單元則寫入到CS2(即從工作的SED1520)實現(xiàn)其初始化[4]。第13 單元放的是B8(即頁地址設(shè)置為0),從14-74單元，A01=1為寫數(shù)據(jù)，此時片選CS1有效，ROM表中連續(xù)放入"武漢理工"4個漢字的上半部分字模(本方案共顯示16個漢字"武漢理工大學(xué)自動化學(xué)院重點實驗室"分兩行，每行8個字顯示);之后，75、76單元為寫命令，ROM中的數(shù)據(jù)為B8，00 表示設(shè)置顯示頁為0頁，該頁的列地址從0開始[5]。從77-137單元地址向CS2(即從動工作方式的SED1520)寫數(shù)據(jù)即"大學(xué)自動"的前半部分字模，接下來的138、139單元為寫命令，ROM中的數(shù)據(jù)為B9，00即表示頁地址設(shè)置為1列，地址為0，140-200單元放入"武漢理工"的下半部分字模，201、202單元為寫命令，ROM中的數(shù)據(jù)為B9、00表示頁地址設(shè)置為1列，地址為0，203-263中為"大學(xué)自動"的下半部分字模，之后，8個字的寫入過程與前8個字的寫入過程相同，寫命令單元用于控制要寫的頁。
結(jié)束語
本方案以FPGA為控制核心實現(xiàn)了對字符點陣液晶的控制，該方案硬件電路簡單，軟件程序簡潔，對液晶的控制簡單而且穩(wěn)定，且可靈活改動，若要改變液晶顯示的漢字，只需改變ROM表中的字模即可，實踐證明，該設(shè)計是對液晶應(yīng)用的一種行之有效的方法。
下載文檔
