2 系統(tǒng)硬件設計
    圖l給出系統(tǒng)硬件原理圖。TMS320DM642器件具有強大的處理能力和豐富的外部設備接口。滿足各種不同應用環(huán)境的控制與圖像輸出的需要。TMS320DM642在600 MHz的時鐘主頻下，數(shù)字處理能力可達到4 800MI／s，內(nèi)部具有256 K字節(jié)的二級緩存結(jié)構(gòu)：TMS320DM642具有4個可配置的視頻接口(VP0～VP3)，能提供與通用視頻編解碼器等數(shù)據(jù)流的無縫連接，支持ITU—BT．656等多個視頻標準；并具有多通道音頻接口(McASP)、10／100 Mb／s以太網(wǎng)介質(zhì)接入控制器(EMAC)，以適應網(wǎng)絡和多媒體的需要，其片內(nèi)64位的EMIF(Eixtemal Memoryr Interface)接口可以與SDRAM、Flash等存儲器件無縫連接，極大方便大量數(shù)據(jù)的搬移。

    多功能視頻處理系統(tǒng)中CCD攝像頭將采集到的PAL制式的圖像信號通過視頻解碼器TVP5150轉(zhuǎn)換成8 bit的ITUBT．656格式的數(shù)字視頻信號，同時將相應的同步信息，比如行、場同步信號等，打包成內(nèi)嵌同步頭信號送入TMS320DM642的VP0接口模塊．再通過TMS320DM642的內(nèi)部集成外設將分離后的數(shù)字視頻信號通過EDMA送入SDRAM中，由DSP直接處理。TMS320DM642的CLOCK使用50 MHz的外部時鐘網(wǎng)絡和12倍的片內(nèi)鎖相環(huán)倍頻系數(shù)，將DSP的主頻配置為600 MHz。由于視頻采集系統(tǒng)的數(shù)據(jù)存儲量大，計算復雜。系統(tǒng)在TMS320DM642的CEO空間通過EMIFA接口外擴了2片SDRAM存儲器，頻率為133 MHz，由外部ECLKIN外接PLL(Phase Locked Loop)產(chǎn)生133 MHz時鐘，使系統(tǒng)的SDRAM存儲空間達到32 MB。
    TMS320DM642的Boot為EMIFA方式，系統(tǒng)在CEl空間外擴了一片F(xiàn)lash AM29LV320存儲器作為程序存儲器，當TMS320DM642上電或復位啟動時，自動從AM29LV320上加載程序代碼。另外系統(tǒng)在CEl空間外擴了一片NAND FlashK9 K8G08130M用來存儲處理后的視頻數(shù)據(jù)。同時系統(tǒng)采用Ahera公司的CPLD EPM3064ATCl00，管理系統(tǒng)內(nèi)的控制信號，包括測試信號、復位信號、使能及中斷信號、同步控制信號等，以及對TMS32013M642的部分地址空間的管理，CPLD還預留了部分引腳用于系統(tǒng)功能的擴展。同時TMS320DM642內(nèi)部集成了以太網(wǎng)控制器外設，在外部只需外擴PHY物理層器件LXT971就可為系統(tǒng)構(gòu)建一條100 Mb／s的高速以太網(wǎng)接口，使系統(tǒng)具有了網(wǎng)絡傳輸?shù)墓δ堋?br />

3 主要模塊數(shù)據(jù)處理
3．1 TMS320DM642數(shù)據(jù)處理模塊的工作流程
    TMS320DM642的工作流程如圖2所示。上電后，首先初始化DSP的CSL庫函數(shù)，然后初始化PLL、GPIO及相關(guān)中斷寄存器，等待中斷信號的來臨。采集模塊中CPLD控制A／D轉(zhuǎn)換器寫FIF0，F(xiàn)IF0半滿時，通過HF信號通知CPLD，CPLD對TMS320DM642產(chǎn)生一個中斷信號，通知DSP將讀取的一幀圖像數(shù)據(jù)讀入到內(nèi)存(SDRAM)中，DSP處理過的數(shù)據(jù)寫入DSP內(nèi)軟FIF0，判斷寫外部接口滿足條件后，軟FIFO內(nèi)數(shù)據(jù)可通過以太網(wǎng)，串口等接口輸出。視頻信號經(jīng)解碼器轉(zhuǎn)換成數(shù)字信號傳送到DSP的專用數(shù)字視頻接口。DSP將采集的信號放到一個臨時的緩沖空間里，緩沖空間滿后，觸發(fā)中斷。DSP接收到中斷后將緩沖空間里的數(shù)據(jù)放到圖像緩存(SDRAM)中。DSP處理數(shù)據(jù)后，將處理后的數(shù)據(jù)寫入圖像輸出緩存(SDRAM)。如果寫外部接口條件滿足，DSP即將處理后的數(shù)據(jù)從輸出緩存中讀出，然后經(jīng)以太網(wǎng)或串口輸出。

[!--empirenews.page--]

3．2 視頻采集數(shù)據(jù)處理
    視頻解碼器TVP5150通過TMS320DM642的I2C總線設置其內(nèi)部寄存器等。通過8位的并行數(shù)據(jù)線將采集到的視頻數(shù)據(jù)傳到TMS320DM642的video port口。TMS320DM642的片內(nèi)視頻端口(VP0、VPl、VP2、VP3)可用作視頻捕獲端口、視頻顯示端口、視頻流傳輸端口。每個視頻在捕獲模式或顯示模式時可采用8／10位分辨率的ITU—R BT．656的YUV 4：2：2格式，或者作為一個Y／C 16／20位視頻通道，以YCbCr4：2：2格式的Y和Cb／Cr分離的形式輸入輸出。在系統(tǒng)中VP0口作為視頻捕獲端口，選用8位ITU-R BT656捕獲模式(內(nèi)嵌式同步信號)。配置好TVP5150后，把DSP的相應采集輸入口也配置成ITU—R BT.656的輸入格式，然后再設置好EDMA通道并使能相關(guān)的中斷，DSP里面的EDMA會將視頻口輸入的亮度Y，還有紅差CR、藍差CB的數(shù)據(jù)自動分開存到TMS320DM642的內(nèi)部RAM里，從而達到獲取視頻數(shù)據(jù)流的目的。

4 系統(tǒng)測試
    在焊接電路板時先焊接電源部分，待電源部分有穩(wěn)定的電壓輸出后再焊接電路板上的其他部分，進行調(diào)試并測試驅(qū)動程序。當TMS320DM642與SDRAM、Flash、CPLD焊接完畢后，下載完成CPLD程序，然后將電路板連接仿真器及PC機，上電后啟動CCS(Code Composer Studio)代碼編輯與集成環(huán)境，如果能正常啟動并運行，則表示測試通道已經(jīng)建立。TMS320DM642工作正常。
    通過I2C總線配置視頻解碼器TVP5150的內(nèi)部寄存器．系統(tǒng)調(diào)試中I2C的時序測試如圖3所示。圖3中的曲線分別為時鐘總線和數(shù)據(jù)總線。當數(shù)據(jù)總線為低時，從時鐘總線下降沿開始傳輸數(shù)據(jù)，圖4給出I2C數(shù)據(jù)傳輸原理，通過比較圖4和圖3，測試結(jié)果顯示，時鐘線與數(shù)據(jù)線傳輸正常，可正確配置各器件內(nèi)部寄存器。

    當系統(tǒng)的核心TMS320DM642工作正常后，即可調(diào)試系統(tǒng)各個外設模塊的調(diào)試。視頻輸入模塊是本系統(tǒng)的主要功能，一旦I2C工作正常，通過下載相關(guān)視頻程序到板子中，通過CCS使用View一>Graph一>Image操作顯示圖像。從而驗證視頻輸入模塊及相關(guān)器件的工作情況。圖5則驗證系統(tǒng)工作正常。

5 結(jié)語
    采用TMS320DM642處理器設計的切實可行的視頻采集存儲系統(tǒng)，測試效果良好，性能穩(wěn)定，達到預期設計目標。多功能頻視處理系統(tǒng)具有廣闊的應用前景，可廣泛應用于智能安防，機器人工業(yè)檢測和其他需要嵌入式圖像信息處理的自動化領(lǐng)域。