TMS320C6711的多通道緩沖串行接口McBSP與TMS320LF2407的SCI模塊，通過特定的軟硬件設計可以支持使用標準格式的異步數(shù)字通訊。通訊數(shù)據(jù)的格式為:一個起始位、數(shù)據(jù)(長度可通過編程在16位～8位內(nèi)可選)位、可供選擇的奇/偶/非極性位、一個或兩個停止位，如圖2所示。

                     
1.1 McBSP接口
    McBSP的結(jié)構(gòu)框圖如圖3所示。McBSP可以分為數(shù)據(jù)通道和控制通道兩部分。數(shù)據(jù)發(fā)送引腳（DX）和數(shù)據(jù)接收引腳（DR）分別負責數(shù)據(jù)的發(fā)送和接收，發(fā)送時鐘引腳(CLKX)、接收時鐘引腳(CLKR)、發(fā)送幀同步引腳(FSX)和接收幀同步引腳(FSR)提供串行時鐘和控制信號。CPU和DMA控制器通過外設總線與McBSP進行通訊。當發(fā)送數(shù)據(jù)時，CPU和DMA將數(shù)據(jù)寫入數(shù)據(jù)發(fā)送寄存器(DXR1，DXR2)，接著復制到發(fā)送移位寄存器(XSR1，XSR2)，通過發(fā)送移位寄存器輸出至DX引腳。同樣,當接收數(shù)據(jù)時，DR引腳上接收到的數(shù)據(jù)先移位到接收移位寄存器(RSR1，RSR2)，接著復制到接收緩沖寄存器(RBR1，RBR2)，RBR再將數(shù)據(jù)復制到數(shù)據(jù)接收寄存器(DRR1，DRR2)中，并通過串口事件通知CPU或DMA讀取數(shù)據(jù)。這種多極緩沖方式使得片內(nèi)數(shù)據(jù)通訊和串行數(shù)據(jù)通訊能夠同時進行。

                             
1.2 SCI接口
    SCI模塊支持CPU和其他使用標準格式的異步設備間的通訊。它具有SCIRXD(串行數(shù)據(jù)接收端)和SCITXD(串行數(shù)據(jù)發(fā)送端)兩個I/O引腳。在全雙工模式下具有一個發(fā)送器(包括SCITX2BUF及其主寄存器TXSHF)、一個接收器(包括SCIRXBUF及其RXSHF)。發(fā)送器在SCITXBUF存放要發(fā)送的數(shù)據(jù)，并每次一位地將數(shù)據(jù)移位至SCITXD引腳；接收時則每次一位地將SCIRXD引腳上的數(shù)據(jù)移入，載入SCIRXBUF和SCIRXEMU給CPU讀取。具有一個可編程的波特率發(fā)生器，可得到超過65 000種不同的可編程速率。SCI為接收器和發(fā)送器提供獨立的中斷請求和中斷向量：如果RX/BKINT ENA位(SCICTL2.1)被置位，當SCI接收到一個完整的幀，并把RXSHF中的數(shù)據(jù)傳送到SCIRXBUF時，這個動作置位RXRDY標志(SCIRXST.6)并啟動一個中斷。如果TX INT ENA位(SCICTL2.0)被置位，則在任何時候，只要SCITXBUF中的數(shù)據(jù)送到TXSHF，發(fā)送器中斷就會被認定，表示CPU可以向SCITXBUF寫。這個動作置位TXRDY標志位，并啟動一個中斷。
2 硬件實現(xiàn)
    當TMS320C6711D與TMS320LF2407A進行標準異步串行通訊時，TMS320LF2407A的SCI接口可直接支持該通訊，只需將SCI接口通過內(nèi)部特殊功能寄存器配置為串行接口模式即可。而TMS320C6711D的McBSP除通過內(nèi)部特殊功能寄存器配置成串行接口外，在硬件設計上還應將DR和FSR短接，并與SCI的串行數(shù)據(jù)發(fā)送引腳(SCITXD)相連。這是由于標準異步串行通訊中數(shù)據(jù)線上既包含了幀同步信息，也包含了數(shù)據(jù)信息。SCI的串行數(shù)據(jù)接收引腳（SCIRXD）與McBSP的DX相連。
    由于TMS320C6711D與TMS320LF2407A的接口電壓均為3.3V，二者引腳可直接相連，不需要電平轉(zhuǎn)換。McBSP與SCI的串行異步通訊接口電路如圖4所示。

                        
3 軟件參數(shù)的配置與計算
3.1 針對TMS320C6711D
    (1)波特率的計算
    TMS320C6711D內(nèi)部生成的串行時鐘由系統(tǒng)時鐘頻率SYSCLK和采樣率發(fā)生寄存器決定。MCBSP的內(nèi)部數(shù)據(jù)時鐘頻率即異步波特率由以下公式確定：
    MCBSP異步波特率=采樣率發(fā)生寄存器輸入時鐘頻率/(CLKGDV+1)
    其中：CLKGDV=采樣率發(fā)生寄存器輸入時鐘頻率/McBSP異步波特率-1。
    當采樣率發(fā)生寄存器的CLKSM=1時，采樣率發(fā)生寄存器輸入時鐘頻率=CPU內(nèi)核輸入時鐘/2；
    當采樣率發(fā)生寄存器的CLKSM=0時，采樣率發(fā)生寄存器輸入時鐘頻率=CPU內(nèi)核輸入時鐘。
    在本系統(tǒng)中，TMS320C6711D的內(nèi)核輸入時鐘為150MHz，采樣率發(fā)生寄存器的CLKSM位設置為1。若使McBSP異步通訊波特率為312.5kb/s，則依據(jù)以上公式，采樣率發(fā)生寄存器的CLKGDV段參數(shù)應配置為239，即十六進制的0xEF。
    (2)特殊功能寄存器的初始化
    TMS320C6711D內(nèi)部與McBSP配置相關的特殊功能寄存器主要有：串口控制寄存器（SPCR）、接收控制寄存器（RCR）、發(fā)送控制寄存器（XCR）、采樣率發(fā)生器寄存器（SRGR）、多通道控制寄存器（MCR）、接收通道使能寄存器（RCER）、發(fā)送通道使能寄存器（XCER）、管腳控制寄存器（PCR）。
    TMS320C6711的McBSP與TMS320LF2407的SCI模塊通訊時，系統(tǒng)對McBSP的配置要求為：數(shù)據(jù)為單項幀；每幀一個數(shù)據(jù)單元；數(shù)據(jù)單元字長為8bit；時鐘下降沿處接收數(shù)據(jù)；在上升沿處發(fā)送數(shù)據(jù)；幀同步信號高有效；幀同步有效后，在其后的第一個時鐘周期啟動該幀的傳輸，即數(shù)據(jù)延遲為0；異步通信波特率為312.5kb/s。
    根據(jù)以上控制要求，TMS320C6711D內(nèi)部與McBSP相關的特殊功能寄存器的配置參數(shù)如表1所示。

                          
3.2 針對TMS320LF2407A
    (1)波特率的計算
    TMS320LF2407A內(nèi)部生成的串行時鐘由系統(tǒng)時鐘SYSCLK頻率和波特率選擇寄存器決定。串行通信接口使用16bit波特率選擇寄存器，數(shù)據(jù)傳輸速度可以被編程為65000多種不同的方式。
    不同通信模式下的串行通信接口異步波特率由下列方法決定：
    BRR=1～65 535時的串行通信接口異步波特率為：
        SCI異步波特率=SYSCLK/[(BRR+1)×8]
    其中：BRR= SYSCLK/(SCI異步波特率×8)-1
        BRR=0時的串行通信接口異步波特率為：
        SCI異步波特率=SYSCLK/16
    這里BRR等于波特率選擇寄存器的16位值。
    在本系統(tǒng)中，TMS320LF2407A的系統(tǒng)輸入時鐘為25MHz，若使SCI異步通信波特率為312.5kb/s，則依據(jù)以上公式，波特率選擇寄存器參數(shù)應配置為9，即十六進制的0x0009。
    (2)特殊功能寄存器的初始化
    TMS320LF2407的SCI模塊的異步串行通訊配置包括管腳配置、通訊模式配置和中斷配置三方面，相關的特殊功能寄存器包括復用控制寄存器(MCRA)、端口數(shù)據(jù)和方向控制寄存器（PADATDIR）、串行通訊接口控制寄存器1和2(SCICTL1和SCICTL2)、通訊控制寄存器（SCICCR）、波特率選擇高字節(jié)寄存器和低字節(jié)寄存器(SCIHBAUD和SCILBAUD)、優(yōu)先級控制寄存器(SCIPRI)、接收狀態(tài)寄存器（SCIRXST）等。
    為了實現(xiàn)通訊波特率為312.5kb/s的標準異步數(shù)字通訊，SCI模塊應配置為串行通信功能模式，并將特殊功能寄存器配置如表2所示。

                       
4 軟件設計
    系統(tǒng)中TMS320C6711通過McBSP將圖像處理結(jié)果采用主動發(fā)送的方式發(fā)送給TMS320LF2407，后者通過響應SCI中斷的方式接收數(shù)據(jù)信息。這兩部分軟件流程框圖如圖5所示。

                     
5 串行通訊初始化程序
　　TMS320C6711與TMS320LF2407進行串行通訊的軟件設計難點是McBSP與SCI的初始化程序設計。初始化程序包括對芯片的管腳配置、通訊模式配置和中斷配置等方面。以下分別給出TMS320C6711的McBSP模塊和TMS320LF2407的SCI模塊的初始化程序模塊。
    (1)TMS320C6711的McBSP模塊初始化程序
    void init_mcbsp0_master(void)
    {
      MCBSP_Config mcbspCfg0=
    {
     0x00010001，//配置spcr寄存器
     0x000D0000，//配置rcr寄存器
     0x00040020，//配置xcr寄存器
     0x200000ef，//配置srgr寄存器，
                             //波特率設定為312.5kb/s
     0x00000000，//配置mcr寄存器
     0x00000000，//配置rcer寄存器
     0x00000000，//配置xcer寄存器
     0x00000b0c//配置pcr寄存器
    }；

    hMcbsp0=MCBSP_open(MCBSP_DEV0, MCBSP_OPEN_RESET)；
     //選用port 0
     MCBSP_config(hMcbsp0，&mcbspCfg0)；

     IRQ_map(IRQ_EVT_RINT0，13)；//映射接收中斷0為
                                 //13號中斷
     IRQ_reset(IRQ_EVT_RINT0)；
     IRQ_enable(IRQ_EVT_RINT0)；//開中斷

     MCBSP_enableRcv(hMcbsp0)；
     MCBSP_enableSrgr(hMcbsp0)；//Handle to SRGR
     MCBSP_enableFsync(hMcbsp0)；
    }
    (2)TMS320LF2407的SCI模塊初始化程序
    void sci_INIT(void)
    {
      MCRA=MCRA|0x0003； //設置引腳SCITXD/IOPA0和
                         //SCIRXD/IOPA1為串行通訊功能
      PADATDIR=0X0100；  //設PA口為輸入口
      SCICTL1=0x13；     //使能接收和發(fā)送
      SCICTL2=0x02；     //禁止發(fā)送中斷,使能接收中斷
      SCICCR=0X07；      //8位字長，1個停止位，空閑線多處
                         //理器模式，無奇偶校驗
      SCIHBAUD=0x00；    //波特率設為312.5kb/s
      SCILBAUD=0x09；
      SCIPRI=0x00；         //接收為高優(yōu)先級中斷
      SCIRXST=SCIRXST&0xbf；//清除SCI接收中斷標志
      SCICTL1=0x33；        //保存設置
    }
    利用TMS320C6711的McBSP和TMS320LF2407的SCI可以實現(xiàn)異步串行數(shù)據(jù)通訊，具有電路簡單、設置靈活、數(shù)據(jù)傳輸速度快、性能可靠穩(wěn)定等特點。在此基礎上可成功構(gòu)建主從式雙DSP數(shù)據(jù)處理系統(tǒng)，有效解決單一DSP系統(tǒng)數(shù)據(jù)處理能力與控制能力難以兼顧的問題。本文所介紹的設計方案已在實際應用系統(tǒng)中采用，并經(jīng)長時間運行檢驗。實踐證明，此設計方案是一種有效的多DSP數(shù)據(jù)交換手段。