介紹基于DDS的信號發(fā)生器工作原理和設(shè)計(jì)過程，并對關(guān)鍵模塊及外圍電路進(jìn)行了仿真和誤差分析。經(jīng)功能驗(yàn)證和分析測試，達(dá)到了預(yù)定的各項(xiàng)技術(shù)指標(biāo)。旨在建立一種以FPGA為核心，功能可裁剪、波形任意調(diào)整的高性能信號發(fā)生器設(shè)計(jì)方法。采用該設(shè)計(jì)法將有效地降低開發(fā)成本，提高設(shè)計(jì)效率，并具有一定的工程指導(dǎo)意義和實(shí)用價(jià)值。
摘要：分析了各種多諧振蕩器的電路結(jié)構(gòu)及工作原理，并利用Multisiml0．0對部分電路進(jìn)行了仿真，重點(diǎn)介紹了單穩(wěn)型多諧振蕩器，討論集成單穩(wěn)態(tài)觸發(fā)器74121定時元件RC對暫穩(wěn)態(tài)的影響以及單穩(wěn)型多諧振蕩器的應(yīng)用。Multis
有一類特殊的放大器具有非常低的端邊占用電壓(headroom)要求, 稱之謂輸出擺幅與供電電壓相同(軌至軌rail to rail)放大器。由于它們獨(dú)特的功能可工作在它們的輸人and/or輸出范圍的極限值。在或接近地and/or接近正端(在
由上下拉電阻的作用引出本文的內(nèi)容，OC和OD門OC(open collector)是集電極開路，必須外界上拉電阻和電源才能將開關(guān)電平作為高低電平用。否則它一般只作為開關(guān)大電壓和大電流負(fù)載，所以又叫做驅(qū)動門電路。集電極開路
因?yàn)殡娙莸某潆娦枰欢ǖ臅r間，所以可以利用電容來實(shí)現(xiàn)硬件的延時。在電容在4.7uF以上，我們通常選用電解電容，特點(diǎn)是精度小，容量大。小容量電容為瓷片電容，一般為貼片式的，也有插件式的。特點(diǎn)容量小，精度高。
集成運(yùn)算放大電路的一般組成及其單元結(jié)構(gòu)，如恒流源電路、差分放大電路、CC-CE、CC-CB電路和互補(bǔ)輸出電路等。運(yùn)算放大器主要由輸入級、中間放大級、輸出級和偏置電路等四部分組成，如圖1所示。圖1 運(yùn)算放大器
本站介紹 歡迎投稿 隱私聲明 廣告業(yè)務(wù) 網(wǎng)站地圖 聯(lián)系我們 誠聘英才
21ic電子網(wǎng) 2000- 版權(quán)所有
