有哪些RTL時(shí)序優(yōu)化迭代的技巧？

1.需要對(duì)原有架構(gòu)、規(guī)格、關(guān)鍵電路非常熟悉。多次實(shí)踐證明不清楚原有設(shè)計(jì)的情況下做出的方案，往往只會(huì)越改越爛。判斷是否熟悉的標(biāo)準(zhǔn)是能夠講清楚整個(gè)模塊代碼->能夠自己畫出整個(gè)微架構(gòu)->能夠提出有效的PPA優(yōu)化方案。其實(shí)這一條經(jīng)驗(yàn)是并不特指高頻設(shè)計(jì)，是做好設(shè)計(jì)的基本功，缺陷率高同學(xué)往往...

端口、句柄、全局變量、直接層次引用，我該如何讓你看見我？

SystemVerilog提供四種不同的實(shí)例之間的通信或連接方式：端口、句柄、全局變量、直接層次引用。?端口是靜態(tài)實(shí)例世界的成員之間的連接，如module和interface實(shí)例。因此，它們可能不會(huì)在動(dòng)態(tài)實(shí)例世界類中使用。UVM提供了諸如uvm_tlm_put_port等端口的概...

IC驗(yàn)證中monitor到的數(shù)據(jù)能夠做什么？

在這個(gè)大數(shù)據(jù)時(shí)代，很多數(shù)據(jù)背后都蘊(yùn)含著無限的價(jià)值，芯片EDA驗(yàn)證過程中產(chǎn)生的數(shù)據(jù)也是一樣。?驗(yàn)證設(shè)計(jì)包括兩個(gè)部分：輸入激勵(lì)的產(chǎn)生和設(shè)計(jì)響應(yīng)的分析。輸入激勵(lì)部分將設(shè)計(jì)置于特定狀態(tài)，然后響應(yīng)分析部分執(zhí)行驗(yàn)證，即數(shù)據(jù)比對(duì)。testbench的分析部分由監(jiān)測(cè)輸出行為和判斷設(shè)計(jì)是否符合其規(guī)...

一碗來自軟件測(cè)試經(jīng)理的雞湯

我在測(cè)試行業(yè)摸爬滾打7年，從點(diǎn)點(diǎn)點(diǎn)的功能測(cè)試到現(xiàn)在成為高級(jí)測(cè)試，工資也翻了幾倍。個(gè)人覺得，測(cè)試的前景并不差，只要自己肯努力。（這里可以類比純黑盒IC驗(yàn)證）。我剛出來的時(shí)候是在鵝廠做外包的功能測(cè)試，天天點(diǎn)點(diǎn)點(diǎn)，很悠閑，點(diǎn)了兩年，發(fā)覺這樣下去會(huì)廢，然后就開始學(xué)習(xí)python，java...

為什么編程更關(guān)注內(nèi)存而很少關(guān)注CPU?

真相只有一個(gè)，之所以你很少關(guān)心CPU是因?yàn)椋壕幾g器和操作系統(tǒng)替你關(guān)心了。如果你的工作是編寫編譯器或者操作系統(tǒng)那么不關(guān)心CPU是寸步難行的，編寫編譯器不理解CPU怎么生成機(jī)器指令？不理解CPU怎么優(yōu)化機(jī)器指令？編寫操作系統(tǒng)不理解CPU怎么實(shí)現(xiàn)操作系統(tǒng)的初始化任務(wù)？怎么才能實(shí)現(xiàn)線程切...

概述UVM中analysis?port

如果testbench中monitor的數(shù)據(jù)有多個(gè)分析用途（例如存在多個(gè)RM），我們最好在不同的組件中獨(dú)立地進(jìn)行處理。這就導(dǎo)致了一對(duì)多的port連接（廣播，也可以稱之為觀察者OOP設(shè)計(jì)模式）。信息源執(zhí)行單個(gè)寫操作向所有觀察者廣播數(shù)據(jù)。所有其他UVM?TLM?ports?和expo...

第一性原理和芯片驗(yàn)證

亞里士多德說：“任何一個(gè)系統(tǒng)都有自己的第一性原理，它是一個(gè)根基性命題或假設(shè)，不能被缺省，也不能被違反?！薄兜谝恍栽怼返谝恍栽?，好比樹木的根基，沒有人會(huì)看到繁茂枝干下的樹根，但它決定了樹的一切。本文將“第一性原理”的思想引入芯片驗(yàn)證中的幾個(gè)場(chǎng)景，以理清一些驗(yàn)證問題的本質(zhì)，直達(dá)本...

為什么必須做功能覆蓋率？and?How?？

什么是功能覆蓋率？驗(yàn)證中的覆蓋率分功能覆蓋率和代碼覆蓋率兩種，斷言覆蓋率可歸類為功能覆蓋率。顧名思義，功能覆蓋率用于衡量設(shè)計(jì)中有多少功能被覆蓋到了，被驗(yàn)證了，而代碼覆蓋率則是衡量代碼實(shí)現(xiàn)中有多少語句被執(zhí)行到了。前者是基于設(shè)計(jì)的源頭，而后者是基于設(shè)計(jì)的最終實(shí)現(xiàn)，源頭是本，實(shí)現(xiàn)是末。...

中斷驗(yàn)證

目錄IPlevel驗(yàn)證中斷信號(hào)生成符合預(yù)期status/mask/clear中斷信息查詢SoClevel驗(yàn)證集成連線成功進(jìn)入對(duì)應(yīng)的interrupthandler接反異步脈沖中斷集成中斷仲裁CPU自身的中斷中斷從角色上分為生成端和接收端，從驗(yàn)證角度上可以理解為IP級(jí)驗(yàn)證和SoC級(jí)...

為什么必須做功能覆蓋率？and How ？