引言

激光主動成像技術由于其分辨率高、抗干擾能力強、可進行測距、測速等技術特點,已成為激光制導技術的發(fā)展趨勢，國內外均開展了大量的研究工作。激光主動成像系統(tǒng)中,時序控制系統(tǒng)是重要組成部分。國外典型的激光主動成像系統(tǒng)如美國的通用激光導引頭(CLAS)中，激光雷達電子裝置是主要組件之一，其功能是生成、檢測、測量接收到的全部激光脈沖，負責啟動激光器、提取目標峰值強度和距離信息,支持多脈沖邏輯，所起的作用就是激光成像探測時序控制。國內也正在對激光成像導引頭開展研制，探測系統(tǒng)時序控制也是正在研究的關鍵技術之一。

1時序控制工作原理

系統(tǒng)上電后，待激光器準備完成，根據一定的重復頻率控制激光器發(fā)射激光窄脈沖。光學系統(tǒng)接收目標反射信號，經探測器光電轉換后，提取表示距離信息的數字脈沖信號，完成多通道目標測距，同時將窄脈沖信號峰值保持并采集處理。單脈沖數據處理完成后，繼續(xù)發(fā)射激光，以一定的幀頻完成目標圖像的采集。激光成像系統(tǒng)主要處理目標的三維距離像和強度像，因此，目標測距與信號幅值采集是時序控制的核心。

1.1激光測距原理

激光測距分為脈沖激光測距和連續(xù)波相位測距兩類叫

脈沖激光測距是通過測量激光器發(fā)射的主波和被測目標反射的回波之間的時間差，即光往返一次所需的時間來計算目標距離的。

已知光在空間的傳播速度為c，光往返一次所需的時間為△"則被測目標的距離：

連續(xù)波相位測距通過測量發(fā)射的調制激光光束和接收的目標回波的相位差來獲得目標的距離。連續(xù)波相位測距可以在近距獲得較高的測距精度(mm量級)，但和脈沖激光測距相比，存在測距時間長、作用距離近等缺點，不適用于實時性要求高、作用距離遠的精確制導武器系統(tǒng)，因此，本系統(tǒng)采用了脈沖激光測距機制。

1.2激光強度像提取原理

激光器發(fā)送的激光為窄脈沖，脈寬為納秒量級，要提取到有效的激光強度信息，需要將峰值不失真的提取出來。

在工程應用中，提取信號峰值可采用高速信號采集和峰值保持電路兩種模式實現。面陣激光探測系統(tǒng)若采用高速信號采集電路將帶來系統(tǒng)過于龐大、復雜的問題，不適用于對體積有較高要求的應用場合，因此，采用了峰值保持電路模式。

2硬件設計

2.1測距電路設計

多通道測距電路通過對陣列探測器每個象元輸出進行精確計時來完成目標測距。對測距系統(tǒng)的要求主要有精度高、通道多、測量范圍大等，為此，選用了專用的時間測量芯片德國ACAM公司的TDC-GPX時間芯片，其接口如圖1所示。

該芯片共有四種工作模式：I-模式、G-模式、R-模式和M-模式。其中I-模式最適用于多路測距系統(tǒng)，其主要技術指標如下：

測量通道最多，8通道獨立測量，滿足多路測距要求;

測量范圍最廣，應用內部start再觸發(fā)，可達無限測量范圍，滿足遠距探測要求;

單通道時間測量精度達81ps，對應距離誤差為0.012m，可滿足成像距離精度要求。

為克服溫度、電壓變化對精度的影響，芯片設計工作在精度可調模式下，芯片精度被非常精確的通過鎖相環(huán)電路(PLL)穩(wěn)定下來，精度被固定在一個可調整的數值上，其精度如下：

式中，Tref為輸入時鐘周期，硬件設計為40MHz時鐘，TrCf為25ns；refclkdiv和hsdiv為需要向TDC-GPX寫入的寄存器值,refclkdiv設定為7,hsdiv設定為182,則測距芯片精度計算值為81.4ps。

需要多片測距芯片來實現多路測距，若單獨由主控制器控制，將使I/O管腳數目非常龐大，為此，將多片芯片的地址線和數據線復用，主控制器根據時序，循環(huán)向各個芯片寫控制命令，并從各芯片的FIFO中依次讀取時間信息。

2.2模擬信號采集電路設計

成像系統(tǒng)需要提取多路目標強度信號，受體積限制，不能對多路信號通過多路AD進行直接采集，為簡化系統(tǒng)，選擇型號為LTC1391的8通道模擬信號多路選擇器，將多路模擬信號輸入到一個多路選擇器后,FPGA控制多路選擇器按時序選擇輸出模擬信號，實現小型化。FPGA通過SPI口控制多路選擇器輸出,其時序如圖2所示。

AD選用TI公司的ADS8364,該芯片有16位數據位，6路輸入通道,最高轉換速率250kHz。FPGA控制AD的時序,采集多路選擇器的輸出。

2.3FPGA電路設計

時序控制的主要特點如下：

多任務、多路時序實時處理；

I/O管腳多；

并行控制、并行數據處理；

不需要進行復雜數據運算。

這些特點決定了選擇FPGA作為主處理芯片是合理的方案。根據系統(tǒng)規(guī)模，選用Spartan-6系列的FPGA,XC6SLX150T,其內部具有15萬個邏輯單元，23038個Slices，4824Kb的BlockRAM單元，296個可配置I/O管腳。2.4時序控制硬件電路

根據以上主要部分的設計，時序控制硬件電路主要由FPGA、FLASH、接口電路、多片多通道選擇器、多片AD芯片、多片時間測量芯片及電源電路組成。為適應小型化的要求，通過FPGA時序設計，各芯片分時協(xié)調工作，提高芯片及管腳復用率，集成度較高，系統(tǒng)框圖如圖3所示。

3FPGA實現

3.1FPGA頂層設計

FPGA使用verilog語言編寫，模塊化設計，整個工程分為如圖4所示的11個子模塊。

3.2測距模塊設計

作為實現目標測距的芯片，測距模塊的控制是整個FPGA工程設計的關鍵環(huán)節(jié)。TDC-GPX通過FPGA控制讀、寫時序來完成寄存器配置、數據讀取的。寫時序如圖5所示，讀時序如圖6所示。

3.3多路選擇器模塊

多路選擇器通過SPI口進行控制，三根控制線分別為片選信號CLK、數據線DIN、片選信號CS。設計時序仿真如圖7所示。

當選擇多路選擇器工作時，EN一直為1,B[2:0]代表選擇0?7通道。

4實驗驗證

時序控制設計完成了硬件電路設計裝調，完成了FPGA程序設計、調試，完成了與激光成像探測系統(tǒng)的聯試，試驗結果表明，時序控制組件完成了激光成像探測系統(tǒng)的時序控制,有效控制了激光器輸出，完成了多路測距功能，完成了目標反射信號的提取功能。

在實驗室內對多路測距功能的測試，測試結果的標準偏差(1。)值為0.25m，可以達到設計要求。

5結語

本文設計的時序控制系統(tǒng)，能完成激光主動成像探測系統(tǒng)的時序控制，采用脈沖激光測距方式完成了多通道測距，采用分時多路采集方式完成了目標強度信號的提取，系統(tǒng)集成度高，實驗結果表明，指標達到了設計要求，可作為激光主動成像探測系統(tǒng)的通用組件，具有較強的通用性；設計靈活,硬件備用接口充裕，可更新換代，以滿足更高重頻、更遠作用距離的激光主動成像導引頭的技術需求。

20211121_619a3c29c0f12__激光成像探測時序控制設計與實現