引言

在電子系統(tǒng)上電時(shí)，電源通常需要經(jīng)過(guò)比較長(zhǎng)的時(shí)間才 能達(dá)到穩(wěn)定狀態(tài)。在這個(gè)過(guò)程中，數(shù)字集成電路或數(shù)模混合 集成電路中的寄存器、控制器等單元的狀態(tài)是不確定的，這 可能會(huì)導(dǎo)致芯片不能正常工作［%因此需要一種電路在電源上 電時(shí)，對(duì)那些不確定的狀態(tài)進(jìn)行初始化，我們通常使用上電復(fù) 位電路來(lái)實(shí)現(xiàn)這種功能。然而，隨著集成電路工藝的進(jìn)步，芯 片的工作電壓越來(lái)越低，對(duì)POR的性能要求也更高，傳統(tǒng)的 POR電路越來(lái)越難以滿(mǎn)足如今的需求［2-5］。本文通過(guò)對(duì)傳統(tǒng) POR的研究，基于0.18 um設(shè)計(jì)了一種低壓低功耗的上電復(fù) 位電路，該電路結(jié)構(gòu)也適用于更小特征尺寸的CMOS工藝［8-10］。

1 POR電路介紹

圖1(a)所示為傳統(tǒng)的片外POR電路，其主要由電阻、 電容和二極管構(gòu)成，電路的時(shí)間延遲由RC決定，當(dāng)電源下電 時(shí)，反向二極管對(duì)電容放電。這種電路的主要缺點(diǎn)是依賴(lài)電 源的上電速度，在電源的上電速度較慢時(shí)，POR電路可能無(wú) 法正常工作。圖1(b)為傳統(tǒng)的片上集成POR電路，檢測(cè)電 壓由NMOS和PMOS的閾值電壓決定，當(dāng)電源電壓高于檢測(cè) 電壓時(shí)，電流鏡對(duì)電容充電，當(dāng)充電電壓高于觸發(fā)器閾值時(shí), 電路復(fù)位。這種電路的缺點(diǎn)是在電源電壓低于閾值電壓時(shí)，電 路也有充電電流存在，會(huì)減小電路的延遲時(shí)間；其次，管子 的閾值電壓受工藝、溫度影響較大，再計(jì)入電源電壓的影響, 這種電路延遲時(shí)間的離散度會(huì)非常大。

圖2所示的POR電路由帶隙基準(zhǔn)電壓做參考電壓，它 的檢測(cè)電壓值非常精確，誤差通常在5%以?xún)?nèi)。同時(shí)和其他POR相比，延遲時(shí)間受工藝、溫度、電壓的影響也較小。市 場(chǎng)上廣泛應(yīng)用的單片POR芯片811/812系列，便采用這種結(jié)構(gòu)。 圖2電路雖然性能優(yōu)良，但是在集成電路的器件特征尺寸越 來(lái)越小、電源電壓甚至低于帶隙基準(zhǔn)的時(shí)候，這種結(jié)構(gòu)顯然 不利于片上集成。

2 POR電路設(shè)計(jì)

本文設(shè)計(jì)的POR電路如圖3所示,洶?M構(gòu)成了電源 電壓檢測(cè)電路，其中M1?M,和R、用來(lái)產(chǎn)生偏置電流, INV1和M構(gòu)成具有遲滯能力的比較器，上電檢測(cè)點(diǎn)和下 電檢測(cè)點(diǎn)的回差電壓大于100 mV INV2、用來(lái)產(chǎn)生時(shí)間延遲, T1遲滯比較器用來(lái)產(chǎn)生復(fù)位信號(hào)。相比于文獻(xiàn)［9, 10］的設(shè)計(jì), 本文POR大大提高了對(duì)噪聲的免疫能力，同時(shí)增加了延遲時(shí) 間，提高了電路可靠性。

當(dāng)電路啟動(dòng)時(shí)，所有節(jié)點(diǎn)電壓的初始狀態(tài)為0,在 0 < VDD< Vh時(shí)，隨著電源電壓的升高，電路對(duì)M的柵極和 vln節(jié)點(diǎn)充電，Vln跟隨電源電壓，V和兀保持低電平,T輸出 端OUT節(jié)點(diǎn)跟隨電源電壓。當(dāng)Vh < Vdd< 2V® M管導(dǎo)通, 開(kāi)始有電流流過(guò)R” M?的柵極電壓被拉低,M3、M 鏡像M,的電流，Vr,和OUT繼續(xù)跟隨電源電壓，V和V仍然 保持低電平。當(dāng)2Vh < Vdd時(shí)，Ml開(kāi)始導(dǎo)通，流過(guò)的電流 隨著Vdd的增加逐漸變大，同時(shí)M6鏡像Ml的電流，由式（1?3）可以得到電源的檢測(cè)電壓 Vdet。

在Vdd超過(guò)檢測(cè)電壓Viet時(shí)，Vln迅速拉低，BUF1打開(kāi), M9開(kāi)始對(duì)MOS電容Mc充電，當(dāng)Vc大于T1的閾值電壓時(shí),T1 輸出復(fù)位信號(hào)。從Vdd達(dá)到Vdet到T1輸出復(fù)位信號(hào)的時(shí)間延遲 TD由1心Mc電容和T閾值電壓決定。

在電路下電時(shí)，POR的工作過(guò)程是上電時(shí)的逆過(guò)程，由 Invi構(gòu)成的遲滯比較器使得下電檢測(cè)電壓低于上電檢測(cè)值, 其回差電壓的大小可以通過(guò)改變M,的尺寸調(diào)整。當(dāng)電源電壓 小于下電檢測(cè)值時(shí)，兀變?yōu)榈碗娖?，兀?jié)點(diǎn)通過(guò)BUF1迅速放 電到0。由于V放電速度遠(yuǎn)高于充電速度，該P(yáng)OR在上電的 時(shí)候，即使出現(xiàn)由電源噪聲導(dǎo)致檢測(cè)電路反復(fù)觸發(fā)的現(xiàn)象，V 依然會(huì)保持低電平，這極大的提高了電路對(duì)噪聲的抗干擾能力。

3電路仿真

為了模擬POR電路在電源上電時(shí)間為1 ms時(shí)的工作情 況，做不同corner組合的仿真。主要corner的仿真結(jié)果如圖 4所示，仿真數(shù)據(jù)如表1所列。上電檢測(cè)電壓Vut由于依賴(lài)于 NMOS的閾值，隨工藝變化較大，仿真結(jié)果清晰地表明了這點(diǎn)。

典型工作條件下，Vdet 和 TD 的蒙特卡洛仿真結(jié)果如圖 5和圖 6 所示，其方差分別為 25.76 mV 和 2.72 ms。

4結(jié)語(yǔ)

本文基于0.18 mm工藝設(shè)計(jì)了一種適用于低電源電壓IC 的可集成上電復(fù)位電路，該P(yáng)OR具有電源上電和掉電檢測(cè)能 力，對(duì)電源的上電速度和噪聲不敏感，電路總功耗約9 mW。 所有corner的仿真結(jié)果表明，該電路可實(shí)現(xiàn)大于100 ms的延時(shí), 蒙特卡洛仿真顯示該電路受工藝批次和器件失配影響較小。

20211120_6198f3c4e8aef__一種新型低壓上電復(fù)位電路設(shè)計(jì)