影響cmos閾值電壓的因素：

1、柵氧化層厚度TOX

2、襯底費(fèi)米勢(shì)

3、金屬半導(dǎo)體功函數(shù)差

4、耗盡區(qū)電離雜質(zhì)電荷面密度

耗盡區(qū)電離雜質(zhì)電荷面密度近似地與襯底雜質(zhì)濃度N的平方根成正比

5、柵氧化層中的電荷面密度Qox

閾值電壓 (Threshold voltage)：通常將傳輸特性曲線中輸出電壓隨輸入電壓改變而急劇變化轉(zhuǎn)折區(qū)的中點(diǎn)對(duì)應(yīng)的輸入電壓稱為閾值電壓。在描述不同的器件時(shí)具有不同的參數(shù)。如描述場(chǎng)發(fā)射的特性時(shí)，電流達(dá)到10mA時(shí)的電壓被稱為閾值電壓。

如MOS管，當(dāng)器件由耗盡向反型轉(zhuǎn)變時(shí)，要經(jīng)歷一個(gè) Si 表面電子濃度等于空穴濃度的狀態(tài)。此時(shí)器 件處于臨界導(dǎo)通狀態(tài)，器件的柵電壓定義為閾值電壓，它是MOSFET的重要參數(shù)之一。

一開始學(xué)習(xí)MOS管的工作原理，就引入了閾值電壓的概念，但教科書所講的閾值電壓的概念都是建立在器件比較理想的模型基礎(chǔ)上的，對(duì)于實(shí)際的器件，從線性區(qū)到飽和區(qū)的轉(zhuǎn)換是有一個(gè)過渡區(qū)的，此時(shí)對(duì)閾值電壓的定義需要遵循一定的標(biāo)準(zhǔn)。經(jīng)常發(fā)生的一個(gè)問題是，不同工藝線中相類似的器件作比較時(shí)，因?yàn)闆]有確定一個(gè)統(tǒng)一的標(biāo)準(zhǔn)，導(dǎo)致工藝的比較不是非常的科學(xué)準(zhǔn)確。本文就對(duì)閾值電壓的定義方法作一些簡(jiǎn)單的討論，嘗試對(duì)業(yè)界現(xiàn)在流行的方法作出更詳細(xì)的解釋。

電介質(zhì)在決定閾值電壓方面也起了重要作用。厚電介質(zhì)由于比較厚而削弱了電場(chǎng)。所以厚電介質(zhì)使閾值電壓上升，而薄電介質(zhì)使閾值電壓下降。理論上，電介質(zhì)成分也會(huì)影響電場(chǎng)強(qiáng)度。而實(shí)際上，幾乎所有的MOS管都用純二氧化硅作為gate dielectric。這種物質(zhì)可以以極純的純度和均勻性生長(zhǎng)成非常薄的薄膜;其他物質(zhì)跟它都不能相提并論。因此其他電介質(zhì)物質(zhì)只有很少的應(yīng)用。(11 也有用高介電常數(shù)的物質(zhì)比如氮化硅作為gate dielectric的器件。有些作者把所有的MOS類晶體管，包括非氧化物電介質(zhì)，稱為insulated-gate field effect transistor(IGFET))

gate的物質(zhì)成分對(duì)閾值電壓也有所影響。如上所述，當(dāng)GATE和BACKGATE短接時(shí)，電場(chǎng)就出現(xiàn)在gate oxide上。這主要是因?yàn)镚ATE和BACKGATE物質(zhì)之間的work function差值造成的。大多數(shù)實(shí)際應(yīng)用的晶體管都用重?fù)诫s的 多晶硅作為gate極。改變多晶硅的摻雜程度就能控制它的work function。

GATE OXIDE或氧化物和硅表面之間界面上過剩的電荷也可能影響閾值電壓。這些電荷中可能有離子化的雜質(zhì)原子，捕獲的載流子，或結(jié)構(gòu)缺陷。電介質(zhì)或它表面捕獲的電荷會(huì)影響電場(chǎng)并進(jìn)一步影響閾值電壓。如果被捕獲的電子隨著時(shí)間，溫度或偏置電壓而變化，那么閾值電壓也會(huì)跟著變化。