泛林集團(tuán)計(jì)算產(chǎn)品部副總裁David Fried接受了行業(yè)媒體Semiconductor Engineering（SE）的采訪(fǎng)，探討并分享他對(duì)于芯片縮放、晶體管、新型架構(gòu)和封裝等話(huà)題的看法。以下內(nèi)容節(jié)選自采訪(fǎng)原文。

Q1：數(shù)十年來(lái)，集成電路微縮一直是芯片制造行業(yè)推進(jìn)設(shè)計(jì)進(jìn)步的手段。但是，與之相關(guān)的成本一直在攀升，而且就每個(gè)節(jié)點(diǎn)而言，縮小尺寸能體現(xiàn)的優(yōu)勢(shì)也在減少。請(qǐng)問(wèn)您怎么看待摩爾定律？我們是否需要2nm甚至更先進(jìn)的制程？是否需要更多的算力？

Dr. Fried：算力全面提升10倍也不嫌多。因?yàn)樗械囊磺卸夹枰懔Γ總€(gè)用戶(hù)交互點(diǎn)、存儲(chǔ)點(diǎn)和每一次計(jì)算的節(jié)點(diǎn)，更高的算力總是有用的，在算力這個(gè)方面的需求沒(méi)有止境。目前的遠(yuǎn)程辦公和長(zhǎng)時(shí)間居家更是進(jìn)一步推動(dòng)了算力需求。

Q2：另外，綜合功率、性能、面積、成本和時(shí)間等來(lái)看，目前整個(gè)行業(yè)似乎在晶體管縮放方面遇到了一些挑戰(zhàn)，具體問(wèn)題包括功耗墻、RC延遲和面積縮放等。您在這個(gè)方面遇到了哪些挑戰(zhàn)？

Dr. Fried：PPAY（即功率、性能、面積和良率）或PPAC（即功率、性能、面積和成本，如果我們想特指成本）一直是所有產(chǎn)品開(kāi)發(fā)避不開(kāi)的要素。我們始終在努力跨越與之相關(guān)的障礙，也一直被PPAC或PPAY制約。我們的目標(biāo)是推動(dòng)涵蓋所有要素的整體發(fā)展，但有時(shí)在某個(gè)方面的突破可能更明顯一些。但是我們的挑戰(zhàn)來(lái)自于不同的組合，因?yàn)檎麄€(gè)系統(tǒng)性能得到提升才是最重要的?；仡櫚l(fā)展的歷史，有時(shí)候只需調(diào)整芯片時(shí)鐘頻率就能實(shí)現(xiàn)系統(tǒng)級(jí)性能的巨大進(jìn)步，但也有時(shí)是需要通過(guò)電源管理技術(shù)來(lái)做到這一點(diǎn)。無(wú)論如何，我們所面對(duì)的最關(guān)鍵要素還是功率、性能、面積以及良率或成本，也就是說(shuō)必須至少在其中一個(gè)領(lǐng)域取得進(jìn)步才能推動(dòng)整體系統(tǒng)性能的提升，而這句話(huà)里的“領(lǐng)域”是在不斷變化的。

在我看來(lái)，基線(xiàn)晶體管縮放一直是系統(tǒng)整體性能發(fā)展的一大重要推動(dòng)力，這里的升級(jí)可以是任何形式的，包括逐步提升性能、功率表現(xiàn)或晶體管均勻縮放與增強(qiáng)的一致性等。現(xiàn)在來(lái)看，晶體管縮放顯然還是非常必要的，這體現(xiàn)在很多方面。舉例來(lái)說(shuō)，即使不是性能本身的提升，只要縮放能提升密度就值得去努力，因?yàn)檫@樣我們能增加同等面積的核心性能。有些人可能并不在乎晶體管本身的性能提升。但是，如果能通過(guò)晶體管縮放比如將GPU的核心性能增加10%，僅這一點(diǎn)就能讓系統(tǒng)性能向前跨一大步，因?yàn)楹芏嘣刃枰D(zhuǎn)到外部處理的數(shù)據(jù)交互如今在核心內(nèi)部就可以完成了，這樣處理速度會(huì)有大幅提升。也就是說(shuō)，僅僅通過(guò)縮放提升單片集成，也可以實(shí)現(xiàn)巨大的系統(tǒng)級(jí)提升。但我們依然要面對(duì)此前的制約因素，也一直在各個(gè)方面做出努力。無(wú)論如何，最終的目標(biāo)始終沒(méi)有變，那就是實(shí)現(xiàn)系統(tǒng)級(jí)的性能提升。因此，我們基于PPAC或PPAY采取的一些辦法整體上沒(méi)有太大變化，不存在變革的“拐點(diǎn)”。現(xiàn)在，我們依然試圖在某些方面取得突破并由此提升系統(tǒng)級(jí)的性能。只要市場(chǎng)需求依然存在，我們就能提供更高的算力和存儲(chǔ)。

Q3：從2011年開(kāi)始，全行業(yè)開(kāi)始從平面晶體管轉(zhuǎn)向新一代的FinFET。如今芯片制造商依然在發(fā)展先進(jìn)節(jié)點(diǎn)的FinFET晶體管，包括3nm的FinFET以及3nm/2nm的全包圍柵極納米片式晶體管。請(qǐng)問(wèn)您如何看待這種情況？

Dr. Fried：從平面晶體管向FinFET過(guò)渡主要是柵極長(zhǎng)度縮小的局限性引起的轉(zhuǎn)變。為更好地控制器件的靜電，整個(gè)行業(yè)都轉(zhuǎn)向了雙柵極架構(gòu)，這就涉及到幾納米的柵極縮放，并進(jìn)一步創(chuàng)造了新的晶體管縮放維度。我們可以提升高度，讓同等封裝面積有更大的有效寬度，這樣可以讓整個(gè)過(guò)渡更平穩(wěn)。全包圍柵極好處在于完全控制器件的靜電，這將帶來(lái)額外幾個(gè)納米的柵極縮放。而正是這幾個(gè)納米的差異開(kāi)啟了新的縮放維度。如果將來(lái)我們可以實(shí)現(xiàn)互補(bǔ)式FET——例如彼此堆疊的nFET和pFET——這將給我們額外的邏輯縮放優(yōu)勢(shì)。

我們從獲得靜電控制優(yōu)勢(shì)開(kāi)始，以實(shí)現(xiàn)柵極長(zhǎng)度縮放，并由此創(chuàng)造了全新的縮放維度。盡管如此，從FinFET過(guò)渡到全包圍柵極（納米線(xiàn)或納米片）可能沒(méi)有之前這么順利，因?yàn)樾碌募軜?gòu)需要我們?cè)诮Y(jié)構(gòu)之下執(zhí)行工藝，這是一個(gè)非常大的改變，且具有挑戰(zhàn)性。在FinFET時(shí)代，我們需要在側(cè)壁上更好地執(zhí)行半導(dǎo)體工藝，但我們?nèi)匀豢梢钥吹秸麄€(gè)過(guò)程。在全包圍柵極納米片/納米線(xiàn)結(jié)構(gòu)中，處理過(guò)程中所涉及的架構(gòu)將是看不到的，這樣進(jìn)行測(cè)定的難度就會(huì)大幅提升。因此，向全包圍柵極過(guò)渡更具有挑戰(zhàn)性。

Q4：您如何看待先進(jìn)封裝、單片集成等替代架構(gòu)？

Dr. Fried：我們應(yīng)該歡迎在系統(tǒng)層面的任何創(chuàng)新，包括晶體管縮放、芯片架構(gòu)改進(jìn)和3D集成化封裝，綜合所有這些進(jìn)步才能滿(mǎn)足最高的系統(tǒng)性能要求。現(xiàn)在的市場(chǎng)對(duì)系統(tǒng)的需求非常多樣化。曾經(jīng)的市場(chǎng)沒(méi)有這么分化，當(dāng)時(shí)一切都是以CPU為重。回看過(guò)去，我們?cè)?jīng)的系統(tǒng)級(jí)性能改進(jìn)方案很像是瑞士軍刀，也就是說(shuō)所有的方法，無(wú)論對(duì)應(yīng)的是晶體管、互連、封裝還是集成，都是為一個(gè)更大的整體方案服務(wù)。

如今，市場(chǎng)需求已經(jīng)出現(xiàn)多樣化，每個(gè)系統(tǒng)都有自己獨(dú)特的需求。如果沿著這些多樣化的路徑發(fā)展，我們可能需要在晶體管、封裝和互連等每個(gè)領(lǐng)域做出不同的方案，也就是說(shuō)要以不同的方式優(yōu)化每個(gè)系統(tǒng)。例如，由于不同系統(tǒng)有不同的要求和需求，一個(gè)3D集成方案的內(nèi)存、I/O和計(jì)算單元配置可能完全不同于另一個(gè)方案的配置。這里面要抉擇的東西非常多，一旦芯片架構(gòu)發(fā)生變化，相關(guān)的技術(shù)、封裝和互連方法也要隨之改變。我很期待能看到這樣多樣化的系統(tǒng)性能要求究竟能給這個(gè)行業(yè)帶來(lái)怎樣的變化。