晶圓是重要元件，其實(shí)晶圓的原材料很簡(jiǎn)單，在現(xiàn)實(shí)生活中隨處可見(jiàn)，也就是硅。上篇文章中，小編對(duì)晶圓級(jí)的CSP返修工藝有所介紹。為增進(jìn)大家對(duì)晶圓的了解，本文將對(duì)將晶圓級(jí)封裝產(chǎn)業(yè)予以闡述。如果你對(duì)晶圓，抑或是晶圓相關(guān)內(nèi)容具有興趣，不妨繼續(xù)往下閱讀哦。

一、晶圓級(jí)封裝(Wafer Level Packaging)簡(jiǎn)介

晶圓級(jí)封裝(WLP，Wafer Level Package) 的一般定義為直接在晶圓上進(jìn)行大多數(shù)或是全部的封裝測(cè)試程序，之后再進(jìn)行切割(singulation)制成單顆組件。而重新分配(redistribution)與凸塊(bumping)技術(shù)為其I/O繞線的一般選擇。WLP封裝具有較小封裝尺寸(CSP)與較佳電性表現(xiàn)的優(yōu)勢(shì)，目前多用于低腳數(shù)消費(fèi)性IC的封裝應(yīng)用(輕薄短小)。

晶圓級(jí)封裝(WLP)簡(jiǎn)介

常見(jiàn)的WLP封裝繞線方式如下：1. Redistribution (Thin film), 2. Encapsulated Glass substrate, 3. Gold stud/Copper post, 4. Flex Tape等。此外，傳統(tǒng)的WLP封裝多采用Fan-in 型態(tài)，但是伴隨IC信號(hào)輸出pin數(shù)目增加，對(duì)ball pitch的要求趨于嚴(yán)格，加上部分組件對(duì)于封裝后尺寸以及信號(hào)輸出腳位位置的調(diào)整需求，因此變化衍生出Fan-out 與Fan-in + Fan-out 等各式新型WLP封裝型態(tài)，其制程概念甚至跳脫傳統(tǒng)WLP封裝。

二、WLP的主要應(yīng)用領(lǐng)域

整體而言，WLP的主要應(yīng)用范圍為Analog IC(累比IC)、PA/RF(手機(jī)放大器與前端模塊)與CIS(CMOS Image Sensor)等各式半導(dǎo)體產(chǎn)品，其需求主要來(lái)自于可攜式產(chǎn)品(iPod, iPhone)對(duì)輕薄短小的特性需求，而部分NOR Flash/SRAM也采用WLP封裝。此外，基于電氣性能考慮，DDR III考慮采用WLP或FC封裝，惟目前JEDEC仍未制定最終規(guī)格(注：至目前為止， Hynix, Samsung與 Elpida已發(fā)表DDR III產(chǎn)品仍采FBGA封裝)，至于SiP應(yīng)用則屬于長(zhǎng)期發(fā)展目標(biāo)。此外，采用塑料封裝型態(tài)(如PBGA)因其molding compound 會(huì)對(duì)MEMS組件的可動(dòng)部份與光學(xué)傳感器(optical sensors)造成損害，因此MEMS組件也多采用WLP封裝。而隨著Nintendo Wii與APPLE iPhone與iPod Touch等新興消費(fèi)電子產(chǎn)品采用加速傳感器與陀螺儀等MEMS組件的加溫，成為WLP封裝的成長(zhǎng)動(dòng)能來(lái)源。

WLP的主要應(yīng)用領(lǐng)域

各種封裝型態(tài)的比較

三、WLP的優(yōu)點(diǎn)與挑戰(zhàn)

1.組件縮小化

伴隨制程微縮的組件縮小化(footprint change)，對(duì)WL-CSP的設(shè)計(jì)造成挑戰(zhàn)，特別是Fan-in型態(tài)的WL-CSP的Ball diameter與ball pitch的技術(shù)難度提升，甚至造成封裝良率的提升瓶頸，進(jìn)而導(dǎo)致成本上升，此議題必須妥善因應(yīng)，否則WLP的應(yīng)用將局限于小尺寸與低腳數(shù)組件，市場(chǎng)規(guī)模也將受限。

2.價(jià)格

WLP必須與傳統(tǒng)封裝如TSOP接近甚至更低，而其設(shè)計(jì)架構(gòu)、使用材料與制造流程將對(duì)最終生產(chǎn)良率扮演最重要的價(jià)格因素，更是WLP封測(cè)廠商能否成功的關(guān)鍵要素。

3.可靠度

晶粒與基板之間的thermal mismatch隨尺次越大越加嚴(yán)重，其所造成的solder ball fatigue(錫鉛球熱疲勞)導(dǎo)致WLP 輸出腳數(shù)多局限于輸出腳數(shù)小于60的產(chǎn)品，而隨著半導(dǎo)體組件輸出信號(hào)腳數(shù)的增加，加強(qiáng)bumping 連結(jié)強(qiáng)度的重要性日趨提高。

4.測(cè)試方法(Wafer level testing and burn-in)

KGD(Known Good Die)的價(jià)格必須與TSOP相近，而WLP對(duì)于高密度接觸點(diǎn)與接觸點(diǎn)共平面性/壓力的要求相當(dāng)嚴(yán)格，成本不易壓低。而WLP相關(guān)治具套件的開(kāi)發(fā)與規(guī)模經(jīng)濟(jì)成為WLP cost-down以及市場(chǎng)成長(zhǎng)的重要關(guān)鍵，畢竟最終價(jià)格效能(C/P ratio)還是封裝型態(tài)選擇的關(guān)鍵要素。

WL-CSP的優(yōu)點(diǎn)

最后，小編對(duì)晶圓的性能參數(shù)予以簡(jiǎn)單介紹。硅晶圓和硅太陽(yáng)能電池分別是半導(dǎo)體材料和半導(dǎo)體器件的典型代表。半導(dǎo)體特性參數(shù)衡量和表征材料及其器件的性能。由于載流子是半導(dǎo)體材料及器件的功能載體，載流子移動(dòng)形成電流及電場(chǎng)，同時(shí)載流子具有發(fā)光、熱輻射等特性，因此載流子參數(shù)是表征半導(dǎo)體材料及器件載流子輸運(yùn)特性的基礎(chǔ)，即載流子參數(shù)是硅晶圓和硅太陽(yáng)能電池特性參數(shù)的重要組成部分。當(dāng)硅晶圓經(jīng)過(guò)加工、制造形成硅太陽(yáng)能電池后，由于 pn 結(jié)和費(fèi)米能級(jí)的差異，導(dǎo)致載流子分離形成電壓，進(jìn)而有飽和電流、填充因子和光電轉(zhuǎn)化效率等電性能參數(shù)直觀反映并影響太陽(yáng)能電池伏安特性。綜上分析，硅晶圓的主要特性參數(shù)包括載流子參數(shù)。

以上便是此次小編帶來(lái)的“晶圓”相關(guān)內(nèi)容，通過(guò)本文，希望大家對(duì)晶圓級(jí)封裝具備一定的了解。如果你喜歡本文，不妨持續(xù)關(guān)注我們網(wǎng)站哦，小編將于后期帶來(lái)更多精彩內(nèi)容。最后，十分感謝大家的閱讀，have a nice day!