今天，小編將在這篇文章中為大家?guī)鞰PS MPQ20073存儲器終端調(diào)節(jié)器的有關(guān)報道，通過閱讀這篇文章，大家可以對它具備清晰的認識，主要內(nèi)容如下。

一、MPQ20073存儲器終端調(diào)節(jié)器概述

MPQ20073 集成了 DDR 存儲器終端調(diào)節(jié)器，其輸出電壓(VTT)和緩沖 VTTREF 輸出為 VREF 的一半。VTT-LDO 為 2A 灌/拉電流跟蹤系統(tǒng)終端調(diào)節(jié)器。它專門設(shè)計用于低成本/少量外部元器件的系統(tǒng)，這些系統(tǒng)對空間利用率要求很高。

MPQ20073 僅需 20μF(2x10μF)的陶瓷輸出電容便能維持快速瞬態(tài)響應。MPQ20073 支持 Kelvin 采樣功能。MPQ20073 采用帶散熱焊盤的 8 引腳 MSOP 封裝。

二、輸入電容

取決于從電源到器件的走線阻抗，電源電流的瞬態(tài)增加主要由VDDQ輸入電容器的電荷提供。使用10μF(或更大)的陶瓷電容器提供此瞬態(tài)電荷。 隨著VTT使用更多的輸出電容，請?zhí)峁└嗟妮斎腚娙?。通常，使?/2 COUT作為輸入。

三、輸出電容

為了穩(wěn)定運行，VTT輸出端子的總電容可以等于或大于20μF。并聯(lián)連接兩個10μF陶瓷電容器，以最大程度地減小ESR和ESL的影響。如果ESR大于10mΩ，則在輸出和VTTSEN輸入之間插入一個R-C濾波器，以實現(xiàn)環(huán)路穩(wěn)定性。R-C濾波器的時間常數(shù)應幾乎等于或略低于輸出電容器及其ESR的時間常數(shù)。

四、VDRV電容器

在VDRV引腳附近放置一個介于1.0μF和4.7μF之間的陶瓷電容，以穩(wěn)定3.3V電壓，使其不受電源的任何寄生阻抗影響。

五、散熱設(shè)計

由于MPQ20073是線性穩(wěn)壓器，因此VTT電流在源極和吸收極兩個方向上的流動都會產(chǎn)生器件的功耗。在源極階段，VDDQ和VTT乘以VTT電流之間的電勢差成為功耗，Psource =(VDDQ-VTT)x Isource在這種情況下，如果VDDQ連接到低于VDDQ電壓的備用電源，則功率損耗減少。對于灌電流階段，在內(nèi)部LDO穩(wěn)壓器上施加VTT電壓，功耗Psink為：

Psink = VTT x Isink

該設(shè)備不會同時吸收和吸收電流，并且吸收/吸收電流會隨時間快速變化。熱設(shè)計要考慮的實際功耗是上述值隨時間的平均值。另一個功耗是VDDQ電源用于內(nèi)部控制電路的電流。 該功率需要有效地從封裝中消散。

六、PCB布局指南

良好的PCB布局設(shè)計對于確保DDR電源控制器的高性能和穩(wěn)定運行至關(guān)重要。準備PCB布局時，必須考慮以下事項：

1.所有大電流走線必須保持盡可能短和寬，以減少功率損耗。高電流走線是從輸入電壓端子到VDDQ引腳的走線，從VTT輸出端子到負載的走線，從輸入接地端子到VTT輸出接地端子的走線以及從VTT輸出接地端子到電源引腳的走線。 GND引腳。高電流走線的功率處理和漏電流可以通過在其他層中通過同一路徑布線相同的高電流走線并將它們與多個過孔連接在一起來改善。

2.為確保設(shè)備正常工作，應根據(jù)應用電路的不同功能使用分開的接地連接。 VTT輸出電容器的接地應先通過短走線連接到GND引腳，然后再連接到GND的接地層。輸入電容接地，VTT輸出電容接地，VDDQ去耦電容接地應連接到GND平面。

3. 8引腳MSOP封裝的散熱墊應連接到GND，以提高散熱性能。建議使用帶有1盎司或2盎司銅箔的PCB。

4.應使用單獨的感測走線將VTT穩(wěn)壓點(通常是負載的本地旁路電容器)連接到VTTSEN引腳。

5.應使用單獨的感測走線將VREF穩(wěn)壓點連接至VTTREF引腳，以確保VTT的基準電壓精度。

6.如果將VDDQ用作VTT的源極電源，則VDDQ應該以寬和短走線連接到VREF輸入。如果使用外部電壓源作為VTT的源極電源，則應在VDDQ引腳附近添加至少10μF的輸入電容器，并旁路至GND。

以上所有內(nèi)容便是小編此次為大家?guī)淼挠嘘P(guān)MPQ20073存儲器終端調(diào)節(jié)器的所有介紹，如果你想了解更多有關(guān)MPQ20073存儲器終端調(diào)節(jié)器的內(nèi)容，不妨在我們網(wǎng)站或者百度、google進行探索哦。