[導讀]微電子學院周鵬教授團隊針對具有重大需求的3-5納米節(jié)點晶體管技術(shù)，驗證了雙層溝道厚度分別為0.6 /1.2納米的圍柵多橋溝道晶體管（GAA，Gate All Around），實現(xiàn)了高驅(qū)動電流和低泄漏電流的融合統(tǒng)一，為高性能低功耗電子器件的發(fā)展提供了新的技術(shù)途徑。
雙橋溝道晶體管示意圖及其性能圖
隨著集成電路制造工藝進入到5納米技術(shù)節(jié)點以下，傳統(tǒng)晶體管微縮提升性能難以為繼，技術(shù)面臨重大革新。采用多溝道堆疊和全面柵環(huán)繞的新型多橋溝道晶體管乘勢而起，利用GAA結(jié)構(gòu)實現(xiàn)了更好的柵控能力和漏電控制，被視為3-5納米節(jié)點晶體管的主要候選技術(shù)?，F(xiàn)有工藝已實現(xiàn)了7層硅納米片的GAA多橋溝道晶體管，大幅提高驅(qū)動電流，然而隨著堆疊溝道數(shù)量的增加，漏電流也隨之增加，導致的功耗不可忽視。
來源：復旦大學微電子學院
免責聲明：本文內(nèi)容由21ic獲得授權(quán)后發(fā)布，版權(quán)歸原作者所有，本平臺僅提供信息存儲服務。文章僅代表作者個人觀點，不代表本平臺立場，如有問題，請聯(lián)系我們，謝謝！
下載文檔
