DRAM作為PC必備器件之一，大家自然對(duì)DRAM較為熟悉。但是，大家知道DRAM存儲(chǔ)具有哪些分類(lèi)嗎?大家了解DRAM控制器是如何設(shè)計(jì)出來(lái)的嗎?如果你對(duì)DRAM以及本文即將要闡述的內(nèi)容具有興趣，不妨繼續(xù)往下閱讀哦。

一、DRAM存儲(chǔ)分類(lèi)

DRAM是Dynamic random access memory 的縮寫(xiě)，稱(chēng)為動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器。主要運(yùn)用在對(duì)功耗要求不太高、系統(tǒng)緩存要求容量比較大速度要求比較快的系統(tǒng)。

廣泛應(yīng)用于各種電子系統(tǒng)，如PC、通信、DVB、DVD、LCD TV、監(jiān)控等。

DRAM的分類(lèi)：

DRAM，Dynamic random access memory，是很快要淘汰的產(chǎn)品。

SDRAM ，SynchronousDRAM(單數(shù)據(jù)傳輸模式)，主要應(yīng)用于PC外的產(chǎn)品上

DDR SDRAM，DoubleDataRate(雙數(shù)據(jù)傳輸模式)，主要應(yīng)用在PC上

RDRAM，Rambus DRAM，主要應(yīng)用在PC上 ，比DDR 用得少。

二、基于VHDL設(shè)計(jì)DRAM控制器

80C186XL16位嵌入式微處理器是Intel公司在嵌入式微處理器市場(chǎng)的上導(dǎo)產(chǎn)品之一。為了方便地使用DRAM，降低系統(tǒng)成本，本文提出一種新穎的解決方案：利用80C186XL的時(shí)序特征，采用CPLD技術(shù)，并使用VHDL語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)DRAM控制器。

(一)80C186XL RCU單元的資源

80C186XL的BIU單元提供20位地址總線(xiàn)，RCU單元也為刷新周期提供20位地址總線(xiàn)。80C186XL能夠產(chǎn)生刷新功能，并將刷新?tīng)顟B(tài)編碼到控制信號(hào)中。

嵌入式系統(tǒng)中DRAM控制器的CPLD解決方案

圖1是RCU單元的方框圖。它由1個(gè)9位遞減定時(shí)計(jì)數(shù)器、1個(gè)9位地址計(jì)數(shù)器、3個(gè)控制寄存器和接口邏輯組成。當(dāng)RCU使能時(shí)，遞減定時(shí)計(jì)數(shù)器每一個(gè)CLKOUT周期減少1次，定時(shí)計(jì)數(shù)器的值減為1時(shí)，則產(chǎn)生刷新總線(xiàn)請(qǐng)求，遞減定時(shí)計(jì)數(shù)器重載，操作繼續(xù)。刷新總線(xiàn)周期具有高優(yōu)先級(jí)，旦80C186XL總線(xiàn)有空，就執(zhí)行刷新操作。

設(shè)計(jì)者可將刷新總線(xiàn)周期看成是“偽讀”周期。刷新周期像普通讀周期一樣出現(xiàn)在80C186XL總線(xiàn)上，只是沒(méi)有數(shù)據(jù)傳輸。從引腳BHE/RFSH和A0的狀態(tài)可以判別刷新周期，如表1所列。刷新總線(xiàn)周期的時(shí)序要求如圖2所示。

(二)80C186XL DRAM控制器的設(shè)計(jì)與運(yùn)行

DRAM存在著大量、復(fù)雜的時(shí)序要求，其中訪(fǎng)問(wèn)時(shí)間的選擇、等待狀態(tài)以及刷新方法是至關(guān)重要的。DRAM控制器必須正確響應(yīng)80C186XL的所有總線(xiàn)周期，必須能將DRAM的部周期和其它訪(fǎng)問(wèn)周期分辨出來(lái)，其訪(fǎng)問(wèn)速度必須足夠快，以避免不必要的等待周期。

在設(shè)計(jì)時(shí)，我們采用XC95C36-15 CPLD[2]以及4Mbits的V53C8258[3]DRAM作范例。15ns的CPLD，速度相對(duì)較高，價(jià)格比較便宜。用它設(shè)計(jì)成的DRAM控制器允許80C186XL的工作速度高達(dá)20MHz，并且XC95C36有異步時(shí)鐘選擇項(xiàng)。這種特性對(duì)本設(shè)計(jì)有很大的好處。

圖3是80C186XL DRAM控制器和存儲(chǔ)器的功能框圖。

DRAM控制器由80C186XL狀態(tài)信號(hào)S2、S1和S0的解碼來(lái)檢測(cè)總線(xiàn)的開(kāi)始、類(lèi)型和結(jié)束。這些狀態(tài)線(xiàn)是在CLKOUT的上升沿開(kāi)始有效，在CLKOUT的下降沿失效的。DRAM控制器發(fā)出的RAS和CAS信號(hào)應(yīng)該在CLKOUT的下降沿同時(shí)有效，行列地址應(yīng)該在CLKOUT上升沿附近提供。

DRAM控制器應(yīng)該在CLKOUT的兩個(gè)沿都應(yīng)能正常操作。通過(guò)啟用XC95C36的異步時(shí)鐘選擇項(xiàng)，每個(gè)XC95C36宏單元可以從可編程與陣列獲得時(shí)鐘。DRAM控制器使用80C186XL的CLKOUT信號(hào)作時(shí)鐘輸入。

DRAM控制器主要由兩個(gè)相互聯(lián)的狀態(tài)機(jī)構(gòu)成。這兩個(gè)狀態(tài)機(jī)，使得DRAM的控制與80C186XL是否進(jìn)行等待狀態(tài)無(wú)關(guān)。狀態(tài)機(jī)A和地址多路控制信號(hào)(MUX)在CLKOUT的上升沿鎖存。狀態(tài)機(jī)B和RAS及CAS的邏輯在CLKOUT的下降沿鎖存。

以上便是此次小編帶來(lái)的“DRAM”相關(guān)內(nèi)容，通過(guò)本文，希望大家對(duì)DRAM的4大分類(lèi)以及如何進(jìn)行DRAM控制器設(shè)計(jì)具備初步的了解。如果你喜歡本文，不妨持續(xù)關(guān)注我們網(wǎng)站哦，小編將于后期帶來(lái)更多精彩內(nèi)容。最后，十分感謝大家的閱讀，have a nice day!