高速PCB 的設計中，數模混合電路的PCB設計中的干擾問題一直是一個難題。尤其模擬電路一般是信號的源頭，能否正確接收和轉換信號是PCB設計要考慮的重要因素。文章通過分析混合電路干擾產生的機理，結合設計實踐，探討了混合電路一般處理方法，并通過設計實例得到驗證。

印制電路板（PCB）是電子產品中電路元件和器件的支撐件，它提供電路元件和器件之間的電氣連接。現在有許多PCB 不再是單一功能電路，而是由數字電路和模擬電路混合構成的。數據一般在模擬電路中采集和接收，而帶寬、增益用軟件實現控制則必須數字化，所以在一塊板上經常同時存在數字電路和模擬電路，甚至共享相同的元件。考慮到它們之間的相互干擾問題以及對電路性能的影響，電路的布局和布線必須要有一定的原則。混合信號PCB 設計中對電源傳輸線的特殊要求以及隔離模擬和數字電路之間噪聲耦合的要求，增加了設計時布局和布線的復雜度。在此，通過分析高密度混合信號PCB 的布局和布線設計，來達到要求的PCB 設計目標。

數?；旌想娐犯蓴_的產生機理

模擬信號與數字信號相比，對噪聲的敏感程度要大得多，因為模擬電路的工作依賴連續(xù)變化的電流和電壓，任何微小的干擾都能影響它的正常工作，而數字電路的工作依賴在接收端根據預先定義的電壓電平或門限對高電平或低電平的檢測，具有一定的抗干擾能力。但在混合信號環(huán)境中，數字信號相對模擬信號而言是一種噪聲源。數字電路工作時，穩(wěn)定的有效電壓只有高低電平兩種電壓。當數字邏輯輸出由高電壓變?yōu)榈碗妷海撈骷慕拥毓苣_就會放電，產生開關電流，這就是電路的開關動作。數字電路的速度越快，其開關時間一般也要求越短，當大量的開關電路同時由邏輯高電平變?yōu)檫壿嫷碗娖綍r，由于地線通過電流的能力不夠，大量的開關電流就會引起邏輯地電壓發(fā)生波動，我們稱為地彈。如圖1 所示。數字電路造成的地彈噪聲和電源擾動，如果耦合到模擬電路中，就會影響模擬電路的工作性能。由于相當多的干擾源是通過電源和地總線產生的，其中地線引起的噪聲干擾最大，所以在PCB 設計時對地和電源的設計就顯得尤為重要。

圖1 地彈噪聲

數?；旌想娐稰CB 設計的一般處理原則

上面講了混合電路干擾的產生機理，那么如何降低數字信號和模擬信號間的相互干擾呢？在設計之前必須了解電磁兼容（E M C ）的兩個基本原則：第一個原則是盡可能減小電流環(huán)路的面積，如果信號不能通過盡可能小的環(huán)路返回，就可能形成一個大的環(huán)狀天線。第二個原則是系統(tǒng)只采用一個參考面，相反，如果系統(tǒng)存在兩個參考面，就可能形成一個偶極天線。在設計中要盡可能避免這兩種情況。

　　

（1 ）布局布線原則。元器件布局首先要考慮的一個因素就是將模擬電路部分與數字電路部分器件分開放置，模擬信號在電路板所有層的模擬區(qū)內布線，而數字信號在數字電路區(qū)內布線。在這種情況下，數字信號返回電流不會流入到模擬信號的地。對于一些頻率高有特殊要求的線最好手工布線，必要時走差分線或屏蔽線。有時由于輸入/ 輸出連接器位置的緣故，必須把數字和模擬電路的布線混合在一起，這樣就很有可能造成模擬部分和數字部分電路的相互影響。這就要避免在鄰近模擬電源層的地方走數字時鐘線和高頻模擬信號線，否則，電源信號的噪聲將耦合到敏感的模擬信號之中。要設法實現低阻抗的電源和地網絡，應盡量減小數字電路導線的感抗，盡量降低模擬電路的電容耦合。數字電路的頻率高，模擬電路的敏感度強，對信號線來說，高頻的數字信號線盡可能遠離敏感的模擬電路器件。

（2 ）電源和地的處理。在復雜混合電路板的設計中，接地線的布局和處理是改善電路性能的重要因素。有人建議將混合信號電路板上的數字地和模擬地分割開，以實現數字地和模擬地之間的隔離。但這種方法往往會跨越分割間隙布線，這樣會引起電磁輻射和信號串擾急劇增加。

　　

了解電流回流到地的路徑和方式是優(yōu)化混合信號電路板設計的關鍵。如果必須對地線層進行分割，而且必須通過分割之間的間隙布線，可以先在被分割的地之間進行單點連接，形成兩個地之間的連接橋，然后通過該連接橋布線，如圖2 所示。

圖2 橋接法的地平面分割示意圖

這樣，在每一個信號線的下方都能夠提供一個直接的電流回流路徑，或者采用光隔離器件、變壓器等也能實現信號跨越分割間隙。但實際工作中PCB設計傾向于采用統(tǒng)一地，通過數字電路和模擬電路分區(qū)以及合適的信號布線，通?？梢越鉀Q一些比較困難的布局布線問題，同時也不會產生因地分割帶來一些潛在的麻煩。通過比較電路板測試結果，也會發(fā)現統(tǒng)一地的方案在功能和EMC 性能方面比分割地更優(yōu)越。

　　

在混合信號PCB 板上通常有獨立的數字和模擬電源，應該采用分割電源面，最好緊鄰地平面且在地平面下。電源平面可能向空間可附件的電路耦合射頻電流，為了減小這種耦合效應，要求電源平面物理上都比其相鄰的地平面小20H（H 指電源和地平面層的距離）。

　　

（3 ）對于混合器件的處理。通常的混合器件有晶振，高速A D 器件等，在器件內部同時有數字電路和模擬電路兩部分。一般將AGND 和DGND 引腳在外部都要連接到同一低阻抗的模擬地平面，而且引線要求盡量短，任何DGND 額外的阻抗都會通過寄生電容將更多的數字噪聲耦合到器件內部的模擬電路中。當然這樣做會使得轉換器內部的數字電流流入模擬接地平面，但這樣要比把轉換器件的DGND 腳接到噪聲數字接地平面帶來的干擾要小得多。同接地一樣，模擬和數字電源引腳也應該連接到模擬電源平面，并且要盡可能靠近每個電源引腳連接適當的旁路電容。必要情況下應將模擬電源引腳與數字電源引腳用跨接電感的方式隔離。

　　

（4 ）添加去耦電容。去耦電容可以消除高頻干擾，由于電容器的容抗與頻率成反比，因此將電容并聯在信號與地線之間就起到對高頻噪聲的旁路作用。原則上將每個集成芯片都加上一個0.01mF~ 0.1mF 的陶瓷片電容，不僅能使芯片存儲能量，提供和吸收該芯片的電路開門和關門瞬間的充放電能，還能旁路過濾掉該器件的高頻噪聲成分。在電源輸入端加上一個10mF~100MF 的電解電容（最好是鉭電容），可以抑制電源的噪聲干擾，當然加入的電容引線不能太長，因為電容的引線長度是一個十分重要的參數，引線越長，則感應電感越大，電容的諧振頻率就越低，對高頻噪聲

的頻率過濾作用就會減弱，甚至消失，因此在高速PCB 板設計時，要特別注意使電容器的引線盡量短，也就是使得電容盡可能地靠近芯片。

　　

（5 ）大面積覆銅箔接模擬地。在模擬電路部分覆大面積銅箔并在空白區(qū)域鉆密集的孔接到模擬地，這樣可以起到屏蔽隔離作用，從而減少模擬信號之間的相互干擾，而且還可以起到散熱作用。如圖3 所示。

圖3 銅箔鉆孔接模擬地

　　

（6 ）電源線和地線要盡量短粗，尤其是跨接數字電源和模擬電源的磁珠上的線一定要加粗，因為除減小壓降外，更重要的是降低耦合噪聲。

混合電路的PCB 設計實例

圖4 是一塊設計好的有32 通道數字接收和轉換的典型的數?；旌想娐返?0 層電路板。最高頻率是高速光纖信號達到2.5GHz.

圖4 混合電路板部分布局布線圖?

此印制板布局上將模擬電路與數字電路分開，且每路通道之間也完全獨立有一定間隔距離以保證每個通道模擬信號之間不會相互干擾。模擬電路盡量靠近電路板邊緣放置，數字電路盡量靠近電源連接端放置，這樣做可以降低由數字開關引起的di/dt效應。

　　

在電源和地的劃分上，此印制板模擬信號都走在表面層，而且盡可能走的短、少鉆孔。緊鄰模擬信號的第二層和第十九層都是完整的統(tǒng)一的模擬地平面，這樣保證模擬信號有最佳的回流路徑和阻抗，也不會出現跨分割地出現E M I 問題。高速信號層緊鄰地平面層，重要信號線走帶狀線，并且對于時鐘、復位敏感信號線走第三層，在兩地平面之間。數字電源和模擬電源都有獨立的層面，都進行了分割，但每個電源層也都緊鄰地平面層。

　　

高速的A/D 混合器件在板上即器件外接的地引腳都接模擬地，電源引腳都接模擬電源，并且在電源引腳旁邊都添加去耦電容來消除高頻干擾，如圖5 所示。跨接電源或地的磁珠電感上的線要加粗，最好多連幾根信號線鉆孔接到電源或地平面，這樣可以減小了壓降，降低了噪聲，如圖6 所示。

圖6 磁珠布線圖

有時采用鉆大的過孔接到平面也可以達到要求。

高頻信號線經過嚴格控制線寬和線間距，使其達到阻抗要求，都采用手工布線，最后在模擬電路部分覆大面積銅箔空白區(qū)域鉆密集的孔以接到模擬地。

　　

此印制板上100M 的時鐘信號線經過設計軟件仿真分析，如圖7 所示，信號傳輸基本沒有受到干擾，達到電訊要求。生產的印制板經過調試顯示，數字信號對模擬信號的干擾很小，參數指標良好。

圖7 仿真波形圖

混合電路PCB 設計是一個復雜的過程，元器件的布局、布線以及電源和地線的處理將直接影響到電路性能和電磁兼容性能，設計時要遵循一定的布線規(guī)則，才能使設計的PCB 板達到設計要求。

END

免責聲明：本文系網絡轉載，版權歸原作者所有。如有問題，請聯系我們，謝謝！