www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

當前位置:首頁 > 通信技術 > 通信設計應用
[導讀]      引言    近年來,消費電子和個人計算市場的發(fā)展增加了對于更強大且高度集成的芯片產品的需求。低成本、低功耗、復雜功能和縮短上市時間的需要,

      引言
  
  近年來,消費電子和個人計算市場的發(fā)展增加了對于更強大且高度集成的芯片產品的需求。低成本、低功耗、復雜功能和縮短上市時間的需要,讓越來越多的IC設計采用了SoC技術。
  
  在這些SoC電路中,由于包含了數(shù)據(jù)轉換器、功率管理及其它模擬電路,混合信號設計不可避免并且越來越多。在混合信號SoC設計中,為了避免芯片重制,確保一次性流片成功,全芯片混合信號驗證成為關鍵一環(huán)。傳統(tǒng)上,在復雜的混合信號SoC設計中,不同團隊分別獨立驗證數(shù)字和模擬組件,并不進行全芯片綜合驗證,其主要原因是沒有足夠強大的EDA工具能夠完成這個重要任務。如果所有的集成和接口問題僅僅是在測試平臺中進行解決,那么就很難保證混合信號的正確連接和時序匹配。隨著高速SPICE模擬工具的出現(xiàn),設計師可以在晶體管級執(zhí)行整個芯片系統(tǒng)的驗證,這是一種較為有效的驗證方法。該方法具有很高的精確性,并能夠進行全面的功能分析,但是,此類驗證只能在設計周期的最后階段進行,那時所有的單元和定制元件都已經設計完成。此外,這種方法的模擬速度有時非常緩慢,必須動用大量的硬件資源。對于包含微處理器、ROM、RAM、PLL等的復雜系統(tǒng),由于其元件數(shù)量實在過于龐大,高速SPICE模擬器幾乎不可能執(zhí)行全芯片晶體管級模擬。
  
  然而,驗證方法學應該貫穿于整個設計階段,而不能僅局限于最終的驗證階段。同時,為了實現(xiàn)混合信號SoC驗證在精確性和速度之間的完美平衡,設計師可能想要保持某些重要的模擬模塊(如ADC、PLL)作為SPICE網(wǎng)表,而其它部分為Verilog行為級模塊。這時,設計師可以選擇使用晶體管級電路去替代特定的行為模塊,并及時高效地繼續(xù)設計驗證過程。
  
  為了實現(xiàn)精確而快速的全芯片驗證,全新的模擬解決方案應運而生。
  
  AMS Designer與AMSVF
  
  作為新一代的模擬器,AMS Designer基于Virtuoso Spectre和Ultrasim Simulator以及Incisive Unified Simulator引擎的可靠技術,是一種單一核心(Single Kernel)的混合信號模擬器。它提供了兩種模擬求解器——Spectre和Ultrasim,并支持幾乎所有的語言和SPICE網(wǎng)表規(guī)格。Ultrasim求解器性能較高,有著堪比SPICE的精確性,并且容量幾乎無限,因此較適合大型全芯片設計。
  
  雖然AMS Designer為DFII流程提供了友好的圖形用戶界面,然而對于混合信號驗證,多數(shù)設計師更需要該應用在命令行模式下執(zhí)行全芯片驗證。其原因不僅是因為命令行模式提供了強大而方便的批量運行功能,還因為設計本身是基于沒有原理圖的文本文檔,或沒有GUI環(huán)境。對于這種應用方式,AMSVF(AMS驗證流程)更加適合。

  AMSVF的應用模式

  繼承了NC-Verilog,AMSVF的使用支持ncverilog單步模式,它主要面向Verilog-XL用戶;而3步模式會調用ncvlog剖析輸入文件,調用ncelab構建電路結構,然后調用ncsim模擬器模擬電路。

  目前,AMSVF可以為數(shù)字測試平臺提供支持,其應用模式如圖1所示。

圖1 AMSVF的應用模式

  Verilog/VHDL頂層也可以例示SPICE subckt,對于VHDL測試平臺來說,需要提供Verilog wrapper。另外,頂層可以調用其它Verilog/VHDL模塊。這種應用模式被命名為“Verilog on top”。中層SPICE subckt也可以例示最底層的Verilog/VHDL模塊,這種應用模式被命名為“Sandwich”或“SPICE in middle”。另外,在一些復雜設計中,AMSVF還支持多個“Sandwich”應用模式,如“Verilog - SPICE - Verilog - SPICE - Verilog”。

  這兩種應用模式對于用戶的全芯片驗證應用是非常方便的。對于一個純粹的數(shù)字系統(tǒng)設計,為了獲得精確的結果,用戶可以用SPICE網(wǎng)表替代一些Verilog模塊,甚至使用寄生參數(shù)以獲得更為精確的模擬結果。由于物理元件太多,模擬速度可能會變慢,這時,用戶可以在SPICE網(wǎng)表中對基本門電路使用Verilog/VHDL行為級模塊。那么,“Sandwich”應用模式就得以實現(xiàn)。這意味著用戶可以自由而簡單地切換應用模式。 funcTIon ImgZoom(Id)//重新設置圖片大小 防止撐破表格 { var w = $(Id).width; var m = 650; if(w< m){return;} else{ var h = $(Id).height; $(Id).height = parseInt(h*m/w); $(Id).width = m; } } window.onload = funcTIon() { var Imgs = $("content").getElementsByTagName("img"); var i=0; for(;i

本站聲明: 本文章由作者或相關機構授權發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內容真實性等。需要轉載請聯(lián)系該專欄作者,如若文章內容侵犯您的權益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或將催生出更大的獨角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉型技術解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術公司SODA.Auto推出其旗艦產品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關鍵字: 汽車 人工智能 智能驅動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務中斷的風險,如企業(yè)系統(tǒng)復雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務連續(xù)性,提升韌性,成...

關鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產業(yè)博覽會開幕式在貴陽舉行,華為董事、質量流程IT總裁陶景文發(fā)表了演講。

關鍵字: 華為 12nm EDA 半導體

8月28日消息,在2024中國國際大數(shù)據(jù)產業(yè)博覽會上,華為常務董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權最終是由生態(tài)的繁榮決定的。

關鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應對環(huán)境變化,經營業(yè)績穩(wěn)中有升 落實提質增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務引領增長 以科技創(chuàng)新為引領,提升企業(yè)核心競爭力 堅持高質量發(fā)展策略,塑強核心競爭優(yōu)勢...

關鍵字: 通信 BSP 電信運營商 數(shù)字經濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術學會聯(lián)合牽頭組建的NVI技術創(chuàng)新聯(lián)盟在BIRTV2024超高清全產業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術創(chuàng)新聯(lián)...

關鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關鍵字: BSP 信息技術
關閉
關閉