根據(jù)外媒AdoredTV提供的消息，AMD代號為米蘭的下一代Zen 3構(gòu)架將會做一些核心級別的改進，目標(biāo)是讓Zen 3構(gòu)架的IPC性能相比目前的Zen 2再度提升10~15%。

Zen3構(gòu)架仍將采用CPU Die與I/O Die分離的Chiplets設(shè)計方案，但是最大的不同就是單個CCX將會擁有8個核心，而現(xiàn)在的銳龍?zhí)幚砥鲉蝹€CCX是4個核心，2個CCX組成一個CCD。

或許很多同學(xué)不能理解這樣的變化能帶來哪些改進！

此前單個CCD雖然是8個核心32M L3緩存，但是分成了2個CCX，單個CCX是4個核心16MB緩存，不同的CCX之間L3緩存是不能共用的，也就是說每個核心最多只能調(diào)用16MB L3緩存。如果一個應(yīng)用程序只能支持4個或者更少核心的話，那么另外一個CCX的16MB L3緩存可能就會被閑置了。

Zen 3構(gòu)架將單個CCX擴大到了8核，內(nèi)置32MB L3緩存，也就是說不論在任何情況下，任何一個核心都可以調(diào)用全部的32M L3緩存,新的Zen3構(gòu)架不再會浪費L3緩存。因此在一些對單核性能要求較高的應(yīng)用中，這種設(shè)計方案將會極大增強處理器的運算效率。

Zen2構(gòu)架IPC提升18%的秘訣之一就是L3緩存容量翻倍，Zen 3構(gòu)架則是將每個核心能夠利用的緩存容量再次翻倍。還有一點就是Zen 3的L3緩存設(shè)計并不需要增加額外的晶體管，即便是在制程工藝不變的情況下，也能帶來額外的IPC性能提升。

PS:小編現(xiàn)在對于Zen 3構(gòu)架的改進也是非常開心，此前的Zen1/2的設(shè)計方案并不能完全利用L3緩存，這一缺憾在Zen 3時代將不復(fù)存在！

下下代的Zen 4構(gòu)架也有一些消息！

Zen 4構(gòu)架的銳龍5000系列處理器將會使用全新的CPU針腳設(shè)計，也就是說現(xiàn)有的主板鐵定是不能兼容了（Zen 3構(gòu)架的銳龍4000系列處理器仍有可能采用AM4插座）。制程工藝將會是5nm，在指令集方面則會擴展到完整的AVX 512。

另外Zen 4構(gòu)架會將L2緩存容量翻倍，也就是單個核心將會配備1MB L2緩存。