隨著RISC-V指令架構(gòu)生態(tài)的發(fā)展與成熟，開發(fā)和調(diào)試環(huán)境及工具也成為了開發(fā)者、制造商在使用中特別關(guān)注的一環(huán)。

近日，芯來科技與SEGGER達(dá)成戰(zhàn)略合作伙伴關(guān)系。SEGGER宣布，已對集成芯來科技RISC-V指令架構(gòu)處理器的片上系統(tǒng)（SoC）中提供SEGGER的Embedded Studio開發(fā)環(huán)境與J-Link調(diào)試器的支持。

據(jù)悉，SEGGER對芯來科技RISC-V指令集架構(gòu)處理器的支持包括其業(yè)界領(lǐng)先的Embedded Studio集成開發(fā)環(huán)境、J-Link調(diào)試器，以及Ozone調(diào)試工具、RTOS embOS的emPack及其面向通訊、數(shù)據(jù)存儲與壓縮、物聯(lián)網(wǎng)的軟件庫，并提供了面向量產(chǎn)的批量編程器。

SEGGER對芯來科技處理器系列內(nèi)核的率先支持，使得開發(fā)者可以使用Embedded Studio開發(fā)基于芯來RISC-V處理器的軟件程序，Embedded Studio將為開發(fā)者提供嵌入式環(huán)境下高質(zhì)量、靈活、易于使用的工具和中間件等組件，并將提高工程師對基于芯來科技處理器系統(tǒng)的開發(fā)效率和開發(fā)體驗(yàn)。

同時(shí)，SEGGER J-Link完全支持芯來科技處理器在RISC-V指令集架構(gòu)之外的專有擴(kuò)展功能。設(shè)計(jì)師們可以借由業(yè)界領(lǐng)先的J-Link對系統(tǒng)狀態(tài)進(jìn)行詳盡的診斷和分析，以作為系統(tǒng)軟硬件設(shè)計(jì)中的參考。用戶除了可以使用標(biāo)準(zhǔn)四線JTAG調(diào)試接口之外，更是支持兩線JTAG調(diào)試接口連接待測系統(tǒng)與J-Link調(diào)試接口，使得調(diào)試更加便捷。對系統(tǒng)集成商而言，兩線調(diào)試接口可以節(jié)省部分用于調(diào)試的引腳，提供更多的I/O密度。

芯來科技CEO胡振波評論道：“SEGGER的J-Link調(diào)試器是業(yè)界領(lǐng)先并被廣泛使用的調(diào)試器之一，其支持包括RISC-V處理器在內(nèi)的常用處理器平臺的調(diào)試和追蹤。此次的雙方合作，使得使用芯來科技處理器核心的系統(tǒng)集成商或終端開發(fā)者，均可受益于SEGGER提供的高度統(tǒng)一化開發(fā)、調(diào)試環(huán)境，從而令開發(fā)更有效率，量產(chǎn)更有優(yōu)勢?！?/span>

SEGGER創(chuàng)始人Rolf Segger表示：“我們很高興看到RISC-V和芯來科技在中國開啟的無限可能性，SEGGER工具在開發(fā)者中被視為絕佳選擇，我們很高興與芯來科技合作并看到我們的工具被用于芯來科技的RISC-V處理器。當(dāng)然，我們友好的許可條款允許任何人輕松免費(fèi)的得到我們的軟件，用于評估、教育或其他非商業(yè)用途。只要簡單的下載運(yùn)行，它就能工作。”