第四代CEVA-XC的強大架構(gòu)統(tǒng)一了標量和矢量運算處理，可實現(xiàn)兩次8路VLIW和前所未有的14,000位數(shù)據(jù)級并行。它采用的先進深層流水線架構(gòu)使得在7nm工藝節(jié)點下可實現(xiàn)1.8 GHz主頻，并使用了獨特的物理設(shè)計架構(gòu)來實現(xiàn)完全可綜合的設(shè)計流程，以及創(chuàng)新的多線程設(shè)計，允許處理器動態(tài)地配置為寬SIMD機或劃分為較小的同時SIMD線程。第四代CEVA-XC架構(gòu)還具有一個使用2048位內(nèi)存帶寬的新穎內(nèi)存子系統(tǒng)，具有連貫一致的、緊耦合的內(nèi)存，以支持高效的并發(fā)多線程和內(nèi)存接入。

Linley Group高級分析師Mike Demler表示：“ 第四代CEVA-XC架構(gòu)是CEVA致力以行業(yè)領(lǐng)先的力度進行DSP并行處理的創(chuàng)新。這款架構(gòu)具有動態(tài)可重配置的多線程和高速設(shè)計，以及用于控制和運算處理的全面功能，為用于5G基礎(chǔ)架構(gòu)和端點的ASIC和ASSP器件的普及發(fā)展奠定了基礎(chǔ)。”

第一個基于第四代CEVA-XC架構(gòu)的處理器是多核CEVA-XC16，這是有史以來運行速度最快的DSP內(nèi)核，瞄準各種形式的5G RAN體系結(jié)構(gòu)的快速部署，包括開放式RAN(O-RAN)、基帶單元(BBU)聚合以及Wi-Fi和5G企業(yè)接入點。CEVA-XC16還適用于與基站運作相關(guān)的海量信號處理和AI工作負載。

CEVA-XC16在設(shè)計時充分考慮了最新的3GPP規(guī)范，并且基于CEVA與領(lǐng)先的無線基礎(chǔ)架構(gòu)供應(yīng)商合作開發(fā)其蜂窩基礎(chǔ)架構(gòu)ASIC的豐富經(jīng)驗。CEVA前代CEVA-XC4500和CEVA-XC12 DSP現(xiàn)在助力4G和5G蜂窩網(wǎng)絡(luò)，并且一家領(lǐng)先的無線設(shè)備供應(yīng)商已將新型CEVA-XC16用于其下一代5G ASIC設(shè)計。

CEVA-XC16提供高達每秒1600 GOPS的高并行度性能，可以重新配置為兩個單獨的并行線程，兩者可以同時運行，共享具有高速一致性緩存的L1數(shù)據(jù)存儲器，從而直接提升PHY控制處理的延遲和性能效率，而無需使用額外的CPU。相比在擁擠區(qū)域連接大量用戶的單核/單線程架構(gòu)，這些全新概念設(shè)計將每平方毫米的性能提高了50%。這對于定制5G基站芯片普遍采用的大型內(nèi)核集群而言，可節(jié)省35%的芯片面積。