連接/參考器件

ADF4351 集成VCO的小數(shù)N分頻PLL IC

ADL5385：寬帶發(fā)射調(diào)制器

ADP150：低噪聲3.3 V LDO

ADP3334：低噪聲可調(diào)LDO

評(píng)估和設(shè)計(jì)支持

電路評(píng)估板

ADF4351評(píng)估板(EVAL-ADF4351EB1Z)

ADL5385評(píng)估板(ADL5385-EVALZ)

設(shè)計(jì)和集成文件

原理圖、布局文件、物料清單

電路功能與優(yōu)勢(shì)

本電路為寬帶直接變頻發(fā)射機(jī)模擬部分的完整實(shí)施方案(模擬基帶輸入、RF輸出)。通過使用鎖相環(huán)(PLL)和寬帶集成電壓控制振蕩器(VCO)，本電路支持30 MHz至2.2 GHz范圍內(nèi)的RF頻率。與使用一分頻本地振蕩器(LO)級(jí)的調(diào)制器不同(如CN-0285中所述)，本電路無需進(jìn)行LO的諧波濾波。

獲得最佳性能的唯一要求，就是以差分方式驅(qū)動(dòng)調(diào)制器的LO輸入。ADF4351可提供差分RF輸出，因此極其適用于本電路。PLL轉(zhuǎn)調(diào)制器接口適用于所有集成2XLO分相器的I/Q調(diào)制器和I/Q解調(diào)器。低噪聲LDO確保電源管理方案對(duì)相位噪聲和誤差矢量幅度(EVM)沒有不利影響。這種器件組合可以提供30 MHz至2.2 GHz頻率范圍內(nèi)業(yè)界領(lǐng)先的直接變頻發(fā)射機(jī)性能。對(duì)于2.2 GHz以上的頻率，則推薦使用一分頻調(diào)制器，如CN-0285所述。

圖1. 直接變頻發(fā)射機(jī)(原理示意圖：未顯示所有連接和去耦)

電路描述

圖1所示電路使用完全集成的小數(shù)N分頻PLL IC ADF4351和寬帶發(fā)射調(diào)制器ADL5385。ADF4351向發(fā)射正交調(diào)制器ADL5385提供本振(LO頻率為調(diào)制器RF輸出頻率的兩倍)信號(hào)，后者將模擬I/Q信號(hào)上變頻為RF信號(hào)。兩個(gè)器件共同提供寬帶基帶I/Q至RF發(fā)射解決方案。

ADF4351采用超低噪聲3.3 V ADP150調(diào)節(jié)器供電，以實(shí)現(xiàn)最佳LO相位噪聲性能。ADL5385則采用5 V ADP3334 LDO供電。ADP150 LDO的輸出電壓噪聲僅為9 μV rms(10 Hz至100 kHz積分)，有助于優(yōu)化VCO相位噪聲并減少VCO推壓的影響(等效于電源抑制)。有關(guān)使用ADP150 LDO對(duì)ADF4351供電的更多詳情，請(qǐng)參見CN-0147。

ADL5385采用二分頻模塊產(chǎn)生正交LO信號(hào)。因此，正交精度取決于輸入LO信號(hào)的占空比精度(以及內(nèi)部分頻器觸發(fā)器的匹配)。上升和下降時(shí)間的任何不平衡都會(huì)導(dǎo)致偶數(shù)階諧波出現(xiàn)，影響ADF4351 RF的輸出。當(dāng)以差分形式驅(qū)動(dòng)調(diào)制器LO輸入時(shí)，可以消除偶數(shù)階諧波，改善總體正交產(chǎn)生性能。(詳見“寬帶ADC前端設(shè)計(jì)考慮：何時(shí)使用雙變壓器配置。”作者：Rob Reeder和Ramya Ramachandran，模擬對(duì)話，40-07)

由于邊帶抑制性能取決于調(diào)制器的正交精度，相比單端方式，以差分方式驅(qū)動(dòng)LO輸入端口能獲得更佳的邊帶抑制。比起大部分集成VCO的競(jìng)爭(zhēng)型PLL器件所采用的單端輸出，ADF4351可提供差分RF輸出。

ADF4351輸出匹配包括ZBIAS上拉電阻，電源節(jié)點(diǎn)的去耦電容也起到一定的作用。為實(shí)現(xiàn)寬帶匹配，建議使用阻性負(fù)載(ZBIAS = 50 Ω)，或者將一個(gè)阻性負(fù)載與ZBIAS的電抗性負(fù)載并聯(lián)。后者提供的輸出功率稍高，具體取決于所選的電感。對(duì)于1 GHz以下的LO工作頻率，則使用數(shù)值為19 nH或更高的電感。利用ZBIAS = 50 Ω可得出本電路的測(cè)量結(jié)果;輸出功率設(shè)置為5 dBm。使用50 Ω電阻時(shí)，此設(shè)置在全頻段范圍內(nèi)的每輸出約為0 dBm;而使用差分輸入時(shí)為3 dBm。ADL5385 LO的輸入驅(qū)動(dòng)電平規(guī)格為−10 dBm至+5 dBm;因此，它能夠降低ADF4351的輸出功率，節(jié)省功耗。

邊帶抑制性能與RF輸出頻率的掃描關(guān)系圖如圖2所示。在該掃描圖中，測(cè)試條件如下：

· 基帶I/Q幅度 = 1.4 V p-p差分正弦波與500 mV直流偏置正交

· 基帶I/Q頻率(fBB) = 1 MHz

· LO = 2 × RFOUT

測(cè)試設(shè)置的簡(jiǎn)化框圖如圖3所示。由于標(biāo)準(zhǔn)ADL5385板不支持差分LO輸入驅(qū)動(dòng)，因此測(cè)試中使用了修改后的ADL5385評(píng)估板。

圖2. 邊帶抑制，RFOUT從30 MHz掃描至2200 MHz

圖3. 測(cè)量邊帶抑制的測(cè)試設(shè)置(原理示意圖)

相比數(shù)據(jù)手冊(cè)測(cè)量中利用低噪聲RF信號(hào)發(fā)生器驅(qū)動(dòng)ADL5385，本電路獲得了類似的(甚至更佳的)邊帶抑制性能。利用ADF4351的差分RF輸出可消除偶數(shù)階諧波，并提升調(diào)制器的正交精度。這會(huì)影響邊帶抑制性能和EVM。對(duì)圖1所示電路的測(cè)量表明，該電路的單載波W-CDMA復(fù)合EVM優(yōu)于2%。因此，該電路為30 MHz至2.2 GHz的頻率提供了低EVM寬帶解決方案。對(duì)于2.2 GHz以上的頻率，可使用一分頻調(diào)制器模塊，如CN-0285所述。

常見變化

本文所述PLL轉(zhuǎn)調(diào)制器接口適用于所有集成2XLO分相器的I/Q調(diào)制器。它還適用于基于2XLO的I/Q解調(diào)器，如ADL5387。

電路評(píng)估與測(cè)試

CN-0311使用EVAL-ADF4351EB1Z和ADL5385-EVALZ評(píng)估所述電路，能夠快速設(shè)置并進(jìn)行評(píng)估。EVAL-ADF4351EB1Z使用評(píng)估板附帶光盤中的標(biāo)準(zhǔn)ADF4351編程軟件。

設(shè)備要求

需要以下設(shè)備：

· 帶USB端口的Windows® XP、Vista或Windows 7 PC

· EVAL-ADF4351EB1Z評(píng)估板

· ADL5385-EVALZ評(píng)估板，

· ADF4351編程軟件

· 電源 (5 V, 500 mA)

· I/Q信號(hào)源，如Rohde & Schwarz AMIQ

· 頻譜分析儀

另外，可參考針對(duì)EVAL-ADF4351EB1Z評(píng)估板的UG-435用戶指南、ADF4351數(shù)據(jù)手冊(cè)和ADL5385數(shù)據(jù)手冊(cè)。

開始使用測(cè)試設(shè)置的電路描述、原理圖和框圖詳細(xì)信息參見CN-0311(見圖1和圖3)。UG-435用戶指南詳細(xì)說明了EVAL-ADF4351EB1Z評(píng)估軟件的安裝和使用。UG-435還包含電路板設(shè)置說明和電路板原理圖、布局和物料清單。ADL5385數(shù)據(jù)手冊(cè)中含有ADL5385-EVALZ電路板原理圖、框圖、物料清單、布局和組裝信息。相關(guān)器件信息，請(qǐng)參考ADF4351數(shù)據(jù)手冊(cè)和ADL5385數(shù)據(jù)手冊(cè)。

功能框圖

本文所述測(cè)試設(shè)置的功能框圖見圖3。

設(shè)置和測(cè)試

完成設(shè)備設(shè)置后，使用標(biāo)準(zhǔn)RF測(cè)試方法測(cè)量電路的邊帶抑制性能。