摘要：本文提出了當(dāng)多處理機(jī)系統(tǒng)工作時(shí)，為了實(shí)現(xiàn)快速有效的通信，采用使多處理器共享存儲(chǔ)囂方案。IDT7134雙口RAM是本方案選擇的共享存儲(chǔ)器。針對(duì)該方案，本文給出了接口電路的硬件設(shè)計(jì)和軟件設(shè)計(jì)。在接口電路設(shè)計(jì)中，重點(diǎn)介紹了IDT7134和CPU的連接；在軟件設(shè)計(jì)當(dāng)中，重點(diǎn)介紹了如何處理地址爭(zhēng)用，通過設(shè)置一些標(biāo)志位來使多處理機(jī)在訪問共享存儲(chǔ)器的同一地址時(shí)避免沖突，從而有效地實(shí)現(xiàn)了數(shù)據(jù)的高速傳輸。本方案經(jīng)理論和實(shí)踐證明是可行并有效的。
關(guān)鍵詞：雙口RAM；高速并行通信；IDT7134；STC89C54

    隨著信息技術(shù)的發(fā)展，消費(fèi)電子產(chǎn)品、工業(yè)儀表等電子設(shè)備對(duì)信息處理速度要求的增高，在多CPU系統(tǒng)當(dāng)中，往往有大量的數(shù)據(jù)需要交換。通常情況下，CPU之間進(jìn)行數(shù)據(jù)交換的方式有3種：串行口數(shù)據(jù)交換、I／O口數(shù)據(jù)交換和共享存儲(chǔ)器數(shù)據(jù)交換。串行口數(shù)據(jù)交換方式是指利用CPU本身提供的串行口或在CPU芯片基礎(chǔ)上用軟硬件開發(fā)一個(gè)串行口實(shí)現(xiàn)雙CPU數(shù)據(jù)交換，該方式實(shí)現(xiàn)起來相對(duì)簡(jiǎn)單，適用于兩個(gè)CPU數(shù)據(jù)交換信息量不是很大，且實(shí)時(shí)性要求不高的場(chǎng)合。I／O口數(shù)據(jù)交換方式是指在雙CPU之間增加緩沖器或鎖存器實(shí)現(xiàn)數(shù)據(jù)交換目的，但這種方式下的數(shù)據(jù)交換信息量受到很大限制，速度也不高，適用于交換信息量很小且實(shí)時(shí)性要求不高的場(chǎng)合。共享存儲(chǔ)器數(shù)據(jù)交換方式可分為兩種：一種是兩個(gè)CPU中的一個(gè)CPU提供直接存儲(chǔ)器存取(DirectMemory Access，DMA)功能；另一種采用雙口RAM來實(shí)現(xiàn)。前者兩片CPU不能同時(shí)訪問共享存儲(chǔ)器，雖然數(shù)據(jù)交換信息量大，但設(shè)計(jì)復(fù)雜、編程難度大；后者可同時(shí)訪問共享存儲(chǔ)器，數(shù)據(jù)傳輸量大、傳輸速度快、接口電路簡(jiǎn)單、軟件編程容易。鑒于此，本文采用雙口RAM IDT7134來實(shí)現(xiàn)高速并行通信，多處理機(jī)選擇8051系列STC89C54的8位單片機(jī)，共兩片，來實(shí)現(xiàn)雙機(jī)通信。

1 器件介紹
1．1 STC89C54單片機(jī)簡(jiǎn)介
    STC89C54RD+系列單片機(jī)是中國(guó)宏晶科技公司生產(chǎn)的8位的51單片機(jī)系列，具有低功耗，高速，抗靜電，抗干擾，ISP／IAP在系統(tǒng)可編程／在應(yīng)用可編程，無需編程器／仿真器等等特點(diǎn)。STC89C54的在線編程電路如圖1所示。

    STC89C54工作電壓是5 V。工作頻率可高達(dá)80 MHz。在本設(shè)計(jì)系統(tǒng)中選定晶振頻率為22．1184 MHz。Flash程序存儲(chǔ)器字節(jié)是16 K。RAM數(shù)據(jù)存儲(chǔ)器字節(jié)是1 280。EEPROM字節(jié)是16 K。有2個(gè)串口UART，8個(gè)中斷源，3個(gè)16位的定時(shí)器，比以前的51單片機(jī)多了4個(gè)I／O口。
    STC89C54可以使用匯編語言進(jìn)行設(shè)計(jì)，也可以使用Keil C語言設(shè)計(jì)，讀者可以根據(jù)需要靈活使用，本文使用的是Keil C語言，調(diào)試編譯成功后用STC_ISP．exe工具將生成的2進(jìn)制代碼或16進(jìn)制代碼下載到STC單片機(jī)中。
1．2 IDT7134雙口RAM
    IDT7134是美國(guó)IDT公司生產(chǎn)的4 Kx8的4 K字節(jié)(4 Kx8位)存儲(chǔ)容量的高速靜態(tài)隨機(jī)存取雙口寄存器(DPSRAM)(COMS)。功耗較低：工作狀態(tài)下700 mW，待機(jī)狀態(tài)下1～5mW。雙口RAM的每一個(gè)端口具有獨(dú)立的I／O口線，地址和控制信號(hào)線，可以同時(shí)對(duì)存儲(chǔ)器的任何地址進(jìn)行操作。原理框圖如圖2所示。

    IDT7134時(shí)序與RAM的時(shí)序類似，當(dāng)端口沒有被選中時(shí)，即是為高，無論其他端口如何配置，輸出一律為高阻態(tài)；當(dāng)有CPU選中某一端口時(shí)，相應(yīng)端口的出現(xiàn)下降沿，無論為高還是低，只要為低時(shí)，CPU對(duì)該端口進(jìn)行寫操作；而當(dāng)為低時(shí)且為高時(shí)，CPU對(duì)該端口進(jìn)行讀操作。真值表如表1所示。

    IDT7134應(yīng)用在那些不能容忍等待狀態(tài)的系統(tǒng)當(dāng)中。IDT7134允許兩個(gè)端口同時(shí)訪問存儲(chǔ)器，但是當(dāng)兩個(gè)端口同時(shí)訪問存儲(chǔ)器某個(gè)相同地址時(shí)，出現(xiàn)了沖突。這時(shí)用戶為了保持信號(hào)完整性，必須采取一些措施。筆者采取的措施是將雙口RAM分成2個(gè)區(qū)，第1個(gè)區(qū)是CPU1寫，CPU2讀，第2個(gè)區(qū)是CPU2寫，CPU1讀。兩個(gè)區(qū)的數(shù)據(jù)各用兩個(gè)地址空間存放標(biāo)志。第一個(gè)地址空間用于告知對(duì)方此塊數(shù)據(jù)是新送來的或者是已經(jīng)被取走。這樣兩邊傳送數(shù)據(jù)時(shí)既不會(huì)發(fā)生同一批數(shù)據(jù)被處理兩次的現(xiàn)象，也不會(huì)發(fā)生舊數(shù)據(jù)還未取走即被新一批數(shù)據(jù)覆盞掉的結(jié)果。第二個(gè)地址空間用于告訴對(duì)方目前該地址是使用還是沒使用，以便對(duì)方做出相應(yīng)的裁決，避免爭(zhēng)用。這樣做也有利于本端口使用前先查詢?cè)俨僮?，避免?zhēng)用，等待，提高了效率。

2 硬件電路設(shè)計(jì)
    基于雙口RAM的雙CPU快速并行通信硬件電路設(shè)計(jì)框圖如圖3所示。圖中左右2個(gè)CPU即CPU1(左)，CPU2(右)采取在線可編程的方式從PC機(jī)得到它的程序。由于IDT7134共有4K地址，需要12根地址線查找相應(yīng)的地址，用74HC373進(jìn)行了P0地址的低位鎖存，用P2口直接輸出高位地址。CPU1把采集到的信息通過IDT7134傳給CPU2做相關(guān)的處理，CPU2把自己采集、處理的信息通過IDT7134傳給CPU1。

    在硬件電路設(shè)計(jì)當(dāng)中，尤其是在IDT7134和CPU的連接當(dāng)中，特別要注意幾根控制線的連接。根據(jù)STC89C54的原理和IDT7134的原理再結(jié)合經(jīng)驗(yàn)，STC89C54的寫控制P3．6接到IDT7134的寫允許端口。STC89C54的讀控制P3．7接到IDT7134的輸出允許端口，STC89C54的P2．7接到IDT7134的片選端口。另外要注意STC89C54的ALE端要接74HC373的鎖存使能G端口。STC89C54的EA端口要接高電平。圖4給出了STC89C 54與IDT7134的部分連接圖。

3 軟件設(shè)計(jì)
    定義2個(gè)IDT7134的存儲(chǔ)區(qū)：unsignedcharxdata*xRAM1=0x0000和unsigned char xdata*xRAM2=0x0800，既是把IDT7134的4096個(gè)地址平分，分別作為CPU1存儲(chǔ)，CPU2讀取的存儲(chǔ)專區(qū)1；后者作為CPU2存取，CPU1讀取的專區(qū)2。在每一個(gè)專區(qū)，只允許專有的動(dòng)作，其他的操作視作非法操作。
     接下來第二步是設(shè)定標(biāo)志位。對(duì)CPU1，CPU2的操作分別設(shè)定3個(gè)相應(yīng)的標(biāo)志位：CPU1有cpu1_updata_flag(為0時(shí)表示存儲(chǔ)專區(qū)1未更新，不必讀??；為1時(shí)表示存儲(chǔ)專區(qū)1已更新，可以讀取)；cpu1_writing_flag(為0時(shí)表示未對(duì)該存儲(chǔ)專區(qū)1寫入操作，可以在數(shù)據(jù)有更新的情況下對(duì)該數(shù)據(jù)區(qū)進(jìn)行讀?。粸?時(shí)表示正對(duì)該數(shù)據(jù)區(qū)進(jìn)行寫操作，禁止讀取)；cpu1_reading_flag(為0時(shí)表示未對(duì)存儲(chǔ)專區(qū)2進(jìn)行讀操作，如果存儲(chǔ)專區(qū)2的數(shù)據(jù)未更新，則CPU2可以對(duì)其進(jìn)行寫入操作)。同理，CPU2也有相應(yīng)的3個(gè)標(biāo)志：cpu2_updata_flag，cpu2_writing_flag，cpu2_ rading_flag，并具有類似的含義。
    系統(tǒng)上電后，先自檢，一切正常后，復(fù)位。復(fù)位后，所有的標(biāo)志位置為0，然后進(jìn)行相應(yīng)的數(shù)據(jù)傳輸。CPU1和CPU2相應(yīng)的工作流程如圖5所示。

4 結(jié)束語
    本并行通信采用IDT7134雙口RAM，實(shí)驗(yàn)表明具有功率損耗小，傳輸速率高，實(shí)時(shí)性好，可靠性高。該系統(tǒng)可廣泛應(yīng)用在數(shù)據(jù)采集、多機(jī)通信系統(tǒng)中，并對(duì)其他的嵌入式系統(tǒng)有一定的借鑒作用。
    根據(jù)目前的實(shí)踐情況來看，下一步是把雙口RAM應(yīng)用在多處理機(jī)中，為此需要解決多處理機(jī)的地址爭(zhēng)用問題，需要提出更優(yōu)良的算法以實(shí)現(xiàn)有效性和實(shí)時(shí)性。