引 言
    偏振控制器是一種重要的光器件，在光纖通信和傳感領(lǐng)域都有著廣泛的應(yīng)用。在光纖通信系統(tǒng)中，準(zhǔn)確地控制光纖中的偏振態(tài)，關(guān)系著系統(tǒng)的穩(wěn)定性和數(shù)據(jù)傳輸?shù)恼`碼率。然而在消偏型光纖陀螺中，準(zhǔn)確測(cè)量光的偏振度也是保證光纖陀螺精度的有效措施。因此，偏振控制器(PC)作為一種改變輸入光偏振態(tài)的光器件是不可缺少的一種偏振控制器件，在PMD動(dòng)態(tài)補(bǔ)償、偏振度(DOP)測(cè)試等方面發(fā)揮著重要的作用。
    但是在實(shí)際運(yùn)用中，偏振控制器的半波電壓與廠家給出的標(biāo)稱值并不完全一致，導(dǎo)致了使用的不便。因此在使用時(shí)需要有與之配套的驅(qū)動(dòng)電路。但是，許多廠家并不提供配套的驅(qū)動(dòng)電路，即使提供，價(jià)格也昂貴，在實(shí)際工程開(kāi)發(fā)中不能達(dá)到最佳性價(jià)比。因此，自主研制DPC的驅(qū)動(dòng)電路是很有必要的。
    本文以光纖擠壓型偏振控制器為研究對(duì)象，運(yùn)用邦加球圖示法分析了其工作原理，并介紹基于DDS技術(shù)和FPGA的動(dòng)態(tài)偏振控制器驅(qū)動(dòng)電路的工作原理、系統(tǒng)結(jié)構(gòu)及軟、硬件設(shè)計(jì)。測(cè)試結(jié)果表明，設(shè)計(jì)實(shí)現(xiàn)了驅(qū)動(dòng)電路的預(yù)定功能，生成了4路頻率幅值均可調(diào)的正弦驅(qū)動(dòng)信號(hào)。

1 DPC的工作原理
    這里研究的光纖擠壓型偏振控制器，其內(nèi)部結(jié)構(gòu)如圖1所示。它由4個(gè)壓電陶瓷光纖擠壓器(稱為擠壓器F1，F(xiàn)2，F(xiàn)3，F(xiàn)4)組成，其方位角分別為0°，45°，O°，45°，各擠壓器對(duì)應(yīng)的驅(qū)動(dòng)電壓為V1，V2，V3，V4。分別在4個(gè)擠壓器上加電壓信號(hào)驅(qū)動(dòng)，產(chǎn)生相應(yīng)的壓力擠壓光纖，形成線性雙折射，改變?nèi)肷涔獠ǖ南辔徊睿瑥亩鴮?shí)現(xiàn)任意偏振態(tài)轉(zhuǎn)換。
    由文獻(xiàn)[3—5]和上述偏振控制器內(nèi)部結(jié)構(gòu)，可將擠壓器中的四段光纖(分別稱為d1，d2，d3，d4)看成不同方位角的相位延遲器。
    (1)d1，d3可看成方位角為零的相位延遲器，只改變輸入光的相位延遲而不改變其偏振方向，在邦加球上表現(xiàn)為輸入偏振態(tài)繞S1軸的旋轉(zhuǎn)。
    (2)d2，d4可看成方位角為45°的相位延遲器，也即旋光器和相位角為零的相位延遲器的合成，不僅改變輸入光的相位延遲，也改變其偏振方向，其偏振態(tài)變換在邦加球上表現(xiàn)為繞S2的旋轉(zhuǎn)。

    圖2為d1，d2，d3，d4對(duì)偏振態(tài)變換在邦加球上的顯示。如圖2所示，在邦加球上，隨所加電壓的變化，d1或d3的輸出光起始偏振態(tài)S繞S1軸順時(shí)針旋轉(zhuǎn)。d2，d4的輸出光偏振態(tài)S'隨所加電壓變化在邦加球上繞S2軸逆時(shí)針旋轉(zhuǎn)。

    圖2光纖擠壓器偏振態(tài)隨電壓變化的邦加球示意圖由此可知，只要輸入光的偏振態(tài)與F1和F2的方向都不垂直，則輸入光的偏振態(tài)都可以通過(guò)操作至少2個(gè)擠壓器改變到任意一個(gè)偏振態(tài)。

2 DPC的驅(qū)動(dòng)電路設(shè)計(jì)
    DPC驅(qū)動(dòng)電路的設(shè)計(jì)基于DDS技術(shù)，系統(tǒng)主要由Xilinx Spartan-3系列FPGA、數(shù)／模轉(zhuǎn)換器LTC1668及寬帶放大器LT1812組成。
2．1 DDS的基本原理
    DDS的基本原理是基于采樣定理。將相位累加器輸出的相位碼通過(guò)查表法映射成波形幅度碼，經(jīng)模／數(shù)轉(zhuǎn)換和低通濾波后產(chǎn)生波形，其框圖如圖3所示。它主要由參考時(shí)鐘fref、相位累加器、相位寄存器、波形存儲(chǔ)器、數(shù)模轉(zhuǎn)換器及低通濾波器等部分構(gòu)成。

    DDS工作時(shí)，它將在時(shí)鐘脈沖的控制下，對(duì)頻率控制字F用累加器進(jìn)行處理，以得到相應(yīng)的相位碼；然后由相位碼尋址波形存儲(chǔ)器進(jìn)行相位碼——幅度編碼變換后輸出不同的幅度編碼；再經(jīng)過(guò)數(shù)模轉(zhuǎn)換器和低通濾波器處理，即可得到由頻率控制字決定的連續(xù)變化的輸出波形。
2．2 硬件組成
    DPC的驅(qū)動(dòng)電路是基于偏振度測(cè)試系統(tǒng)平臺(tái)(見(jiàn)圖4)研制的。DPC用于將輸入光擾偏后輸出，再經(jīng)檢偏器和探測(cè)器將光強(qiáng)信息轉(zhuǎn)化為數(shù)字量送人FPGA，F(xiàn)PGA對(duì)數(shù)據(jù)進(jìn)行處理后再對(duì)DPC的驅(qū)動(dòng)電壓做出調(diào)整并輸出，以達(dá)到完全擾偏的目的。

    要實(shí)現(xiàn)完全擾偏，也即是讓輸入偏振態(tài)在一定時(shí)間內(nèi)遍歷各個(gè)偏振態(tài)。根據(jù)DPC的工作原理及實(shí)驗(yàn)嘗試，測(cè)試系統(tǒng)使用4路正弦信號(hào)同時(shí)驅(qū)動(dòng)4個(gè)光纖擠壓器。根據(jù)DPC自身性質(zhì)，所需提供電壓最大值應(yīng)小于2 V，正弦波頻率應(yīng)小于2 000 Hz。因此，驅(qū)動(dòng)電路需要提供4路大于零的正弦波驅(qū)動(dòng)信號(hào)，其峰值應(yīng)小于2 V。且正弦波頻率各不相等，均小于2 000 Hz。
    驅(qū)動(dòng)電路的硬件結(jié)構(gòu)如圖5所示，4路電壓驅(qū)動(dòng)設(shè)計(jì)均相同。采用16位高精度數(shù)／模轉(zhuǎn)換器LTC1668，將FPGA輸出的數(shù)據(jù)轉(zhuǎn)換為模擬電流，再經(jīng)運(yùn)放LT1812將電流轉(zhuǎn)換為電壓。

    LTC1668工作在士5 V雙極性電壓供電情況下，其參考電壓由內(nèi)部提供，輸出采用單端電流輸出模式。寬帶放大器LT1812完成電流一電壓轉(zhuǎn)換，最終輸出符合要求的正弦信號(hào)。
2．3 軟件設(shè)計(jì)
    FPGA是驅(qū)動(dòng)電路的控制核心。FPGA接收ADC轉(zhuǎn)換的光強(qiáng)信息數(shù)據(jù)，并傳送給DSP；再根據(jù)DSP計(jì)算所得的數(shù)據(jù)(即正弦驅(qū)動(dòng)信號(hào)的頻率f)判斷是否符合要求，若符合要求則進(jìn)入DDS子模塊，得到幅度碼并發(fā)送給LTC1668，以輸出需要的正弦波。FPGA主模塊流程圖如圖6(a)所示。

    式中：fo是輸出頻率；fref為DDS參考時(shí)鐘頻率，由FPGA將晶振輸入時(shí)鐘經(jīng)內(nèi)部鎖相環(huán)分頻后產(chǎn)生。
    由相位步進(jìn)累加可得到相位碼，再尋址波形存儲(chǔ)器即可完成相位——幅度轉(zhuǎn)換，得到相應(yīng)的幅度碼，輸出給主模塊。由于驅(qū)動(dòng)信號(hào)為正弦波，波形存儲(chǔ)器直接調(diào)用FPGA內(nèi)部模塊sin_COS_lookup_table，輸入與輸出數(shù)據(jù)位寬均為16位。DDS子模塊流程圖如圖6(b)所示。
2．4 實(shí)驗(yàn)測(cè)試結(jié)果
    實(shí)驗(yàn)時(shí)設(shè)定4路正弦驅(qū)動(dòng)信號(hào)V1，V2，V3，V4的頻率分別為f1=2 000 Hz，f2=1 000 Hz，f3=1 800 Hz，f4=1 500 Hz。
    示波器上觀測(cè)的波形如圖7所示。

    波形使用雙通道示波器觀測(cè)，2通道探頭設(shè)置為10檔。從圖7中可以看出，輸出波形較為穩(wěn)定。如果在FPGA程序內(nèi)增大sin_COS_lookup_table模塊的輸入數(shù)據(jù)位寬，也即增大采樣點(diǎn)數(shù)，可以得到精度更高的輸出波形。

3 結(jié) 語(yǔ)
    動(dòng)態(tài)偏振控制器目前廣泛應(yīng)用于光纖通信和傳感領(lǐng)域，是一種重要的偏振控制器件。分析動(dòng)態(tài)偏振控制器的工作原理，并以光纖擠壓型偏振控制器為研究對(duì)象，設(shè)計(jì)了基于DDS技術(shù)和FPGA的調(diào)制電路，該設(shè)計(jì)以偏振度測(cè)試系統(tǒng)為實(shí)驗(yàn)平臺(tái)。實(shí)驗(yàn)測(cè)試結(jié)果表明，所設(shè)計(jì)的調(diào)制電路能夠輸出4路頻率可調(diào)的正弦信號(hào)，輸出信號(hào)穩(wěn)定，控制靈活，工作性能可靠。該方法思路簡(jiǎn)單，采用Verilog語(yǔ)言設(shè)計(jì)并調(diào)用FPGA內(nèi)部模塊，設(shè)計(jì)靈活透明，且外圍電路較為簡(jiǎn)易，具有良好的實(shí)用性和性價(jià)比。