STM32與FPGA通信寫數(shù)據(jù)出錯問題解決方法
項(xiàng)目中需要使用STM32和FPGA通信,使用的是地址線和數(shù)據(jù)線,在FPGA中根據(jù)STM32的讀寫模式A的時序完成寫入和讀取。之前的PCB設(shè)計中只使用了8跟數(shù)據(jù)線和8根地址線,調(diào)試過程中沒有發(fā)現(xiàn)什么問題,在現(xiàn)在的PCB中使用了8根地址線和16根數(shù)據(jù)線,數(shù)據(jù)寬度也改成了16位,剛開始是讀取數(shù)據(jù)不正確,后來發(fā)現(xiàn)了問題,STM32在16位數(shù)據(jù)寬度下有個內(nèi)外地址映射的問題,只需要把FPGA中的設(shè)定的地址乘以2在STM32中訪問就可以了,但是在寫操作的時候會出現(xiàn)寫當(dāng)前地址的時候把后面的地址寫成0的情況,比如說我給FPGA中定義的偏移地址0x01寫一個16位數(shù)據(jù),按照地址映射,在STM32中我把地址寫入0x02,。實(shí)際測試發(fā)現(xiàn)這個地址上的數(shù)據(jù)是對的,但是FPGA中0x02地址上的數(shù)據(jù)也變成了00。
經(jīng)過一晚上的測試,發(fā)現(xiàn)寫數(shù)據(jù)時實(shí)際上是進(jìn)行了多次寫入,導(dǎo)致把后面的地址也給寫上了,最終導(dǎo)致數(shù)據(jù)混亂,后來經(jīng)過學(xué)長提醒,決定把訪問的地址定義為16位的,原來是32位的,經(jīng)過測試問題解決。所以這兒也算是長了經(jīng)驗(yàn),因?yàn)槲抑挥昧?根地址線,為了避免可能的問題,地址最好定義成對應(yīng)的位數(shù)。但是還是很納悶為什么之前八位數(shù)據(jù)線讀寫的時候沒有這個問題。
下面是改正之后的STM32程序,對應(yīng)的CPLD/FPGA程序參考我之前的博客
1 /**************************(C) COPYRIGHT emouse 2011***************************
2 名稱:CPLD.c
3 功能:配置fsmc,CPLD讀寫函數(shù)
4 作者:HHUC emouse miss1989@139.com
5 時間:2011.4.28
6 版本:1.0
7 注意:一定要使能RCC_AHBPeriphClockCmd(RCC_AHBPeriph_FSMC, ENABLE);
8 *******************************************************************************/
9 #include "STM32Lib//stm32f10x.h"
10 #include "hal.h"
11 //使用第一塊存儲區(qū),使用第四塊,定義基地址
12 #define Bank1_SRAM4_ADDR ((uint32_t)0x6c000000)
13 /*******************************************************************************
14 名稱:CPLD_Init(void)
15 功能:配置FSMC寄存器
16 參數(shù):無
17 時間:2011.1.15
18 版本:1.0
19 注意:實(shí)際CPLD只用了8根地址線和8根數(shù)據(jù)線
20 按照模式A-SRAM/PSRAM(CRAM)OE翻轉(zhuǎn)模式配置讀寫時序時序圖在STM32技術(shù)手冊P332
21 可以按照實(shí)際連接配置地址線數(shù)據(jù)線
22 實(shí)際CPLD中可以更改敏感信號,對STM32的時序要求放寬
23 *******************************************************************************/
24 void CPLD_Init(void)
25 {
26
27 FSMC_NORSRAMInitTypeDef FSMC_NORSRAMInitStructure;
28 FSMC_NORSRAMTimingInitTypeDef p;
29 GPIO_InitTypeDef GPIO_InitStructure;
30 RCC_AHBPeriphClockCmd(RCC_AHBPeriph_FSMC, ENABLE);
31 RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOC |RCC_APB2Periph_GPIOD | RCC_APB2Periph_GPIOG |
32 RCC_APB2Periph_GPIOE | RCC_APB2Periph_GPIOF, ENABLE);
33 //數(shù)據(jù)線引腳初始化,輔助控制器中使用了16根數(shù)據(jù)線
34 //D 0 1 2 3 13 14 15
35 GPIO_InitStructure.GPIO_Pin = GPIO_Pin_0 | GPIO_Pin_1 | GPIO_Pin_8 |GPIO_Pin_9 |
36 GPIO_Pin_10| GPIO_Pin_14 | GPIO_Pin_15;
37 GPIO_InitStructure.GPIO_Mode = GPIO_Mode_AF_PP; //復(fù)用推挽輸出
38 GPIO_InitStructure.GPIO_Speed = GPIO_Speed_50MHz;
39 GPIO_Init(GPIOD, &GPIO_InitStructure);
40 //D4-D12
41 GPIO_InitStructure.GPIO_Pin = GPIO_Pin_7 | GPIO_Pin_8 | GPIO_Pin_9 | GPIO_Pin_10|
42 GPIO_Pin_11| GPIO_Pin_12| GPIO_Pin_13| GPIO_Pin_14| GPIO_Pin_15;
43 GPIO_Init(GPIOE, &GPIO_InitStructure);
44
45 //地址線引腳初始化,調(diào)試使用8根地址線
46 //A0-A7
47 GPIO_InitStructure.GPIO_Pin = GPIO_Pin_0 | GPIO_Pin_1 | GPIO_Pin_2 | GPIO_Pin_3 |
48 GPIO_Pin_4 | GPIO_Pin_5 | GPIO_Pin_12 | GPIO_Pin_13 |
49 GPIO_Pin_14;
50 GPIO_Init(GPIOF, &GPIO_InitStructure);
51
52 //其他控制信號線,調(diào)試使用NE4、NOE、NWE
53 //NOE and NWE configuration
54 GPIO_InitStructure.GPIO_Pin = GPIO_Pin_4 |GPIO_Pin_5;
55 GPIO_Init(GPIOD, &GPIO_InitStructure);
56 //NE4 configuration
57 GPIO_InitStructure.GPIO_Pin = GPIO_Pin_12;
58 GPIO_Init(GPIOG, &GPIO_InitStructure);
59
60 /*-- FSMC Configuration ------------------------------------------------------*/
61 p.FSMC_AddressSetupTime = 0;
62 p.FSMC_AddressHoldTime = 0;
63 p.FSMC_DataSetupTime = 1;
64 p.FSMC_BusTurnAroundDuration = 0;
65 p.FSMC_CLKDivision = 0;
66 p.FSMC_DataLatency = 0;
67 p.FSMC_AccessMode = FSMC_AccessMode_A;
68
69 FSMC_NORSRAMInitStructure.FSMC_Bank = FSMC_Bank1_NORSRAM4;
70 FSMC_NORSRAMInitStructure.FSMC_DataAddressMux = FSMC_DataAddressMux_Disable;
71 FSMC_NORSRAMInitStructure.FSMC_MemoryType = FSMC_MemoryType_SRAM;
72 FSMC_NORSRAMInitStructure.FSMC_MemoryDataWidth = FSMC_MemoryDataWidth_16b;
73 FSMC_NORSRAMInitStructure.FSMC_BurstAccessMode = FSMC_BurstAccessMode_Disable;
74 FSMC_NORSRAMInitStructure.FSMC_AsynchronousWait = FSMC_AsynchronousWait_Disable;
75 FSMC_NORSRAMInitStructure.FSMC_WaitSignalPolarity = FSMC_WaitSignalPolarity_Low;
76 FSMC_NORSRAMInitStructure.FSMC_WrapMode = FSMC_WrapMode_Disable;
77 FSMC_NORSRAMInitStructure.FSMC_WaitSignalActive = FSMC_WaitSignalActive_BeforeWaitState;
78 FSMC_NORSRAMInitStructure.FSMC_WriteOperation = FSMC_WriteOperation_Enable;
79 FSMC_NORSRAMInitStructure.FSMC_WaitSignal = FSMC_WaitSignal_Disable;
80 FSMC_NORSRAMInitStructure.FSMC_ExtendedMode = FSMC_ExtendedMode_Enable;
81 FSMC_NORSRAMInitStructure.FSMC_WriteBurst = FSMC_WriteBurst_Disable;
82 FSMC_NORSRAMInitStructure.FSMC_ReadWriteTimingStruct = &p;
83 FSMC_NORSRAMInitStructure.FSMC_WriteTimingStruct = &p;
84
85 FSMC_NORSRAMInit(&FSMC_NORSRAMInitStructure);
86
87 // Enable FSMC Bank1_SRAM Bank
88 FSMC_NORSRAMCmd(FSMC_Bank1_NORSRAM4, ENABLE);
89
90 //CPLD 復(fù)位信號,這里使用普通IO PD7
91 GPIO_InitStructure.GPIO_Pin = GPIO_Pin_7;
92 GPIO_InitStructure.GPIO_Mode = GPIO_Mode_Out_PP; //開漏輸出
93 GPIO_InitStructure.GPIO_Speed = GPIO_Speed_50MHz; //50M時鐘速度
94 GPIO_Init(GPIOC, &GPIO_InitStructure);
95
96 GPIO_ResetBits(GPIOD, GPIO_Pin_7);
97 GPIO_SetBits(GPIOD, GPIO_Pin_7); //根據(jù)CPLD程序設(shè)置低電平復(fù)位
98 }
99 /*******************************************************************************
100 名稱:CPLD_Write
101 功能:CPLD寫時序
102 參數(shù):uint8_t pBuffer-寫入的數(shù)據(jù) uint32_t WriteAddr-寫入的地址
103 時間:2011.1.15
104 版本:1.0
105 注意:在硬件設(shè)計中使用了八根地址線和數(shù)據(jù)線,因此以八位的數(shù)據(jù)寫入
106 *******************************************************************************/
107 void CPLD_Write(uint16_t pBuffer, uint16_t WriteAddr)
108 {
109 *(uint16_t *) (Bank1_SRAM4_ADDR + WriteAddr) = pBuffer;
110 }
111 /*******************************************************************************
112 名稱:uint16_t CPLD_Read(uint32_t ReadAddr)
113 功能:CPLD讀
114 參數(shù):uint32_t ReadAddr需要讀取的地址,返回讀取的值
115 時間:2011.4.26
116 版本:1.0
117 注意:在硬件設(shè)計中使用了16根地址線和數(shù)據(jù)線,因此以16位的數(shù)據(jù)寫入
118 *******************************************************************************/
119 uint16_t CPLD_Read(uint16_t ReadAddr)
120 {
121 uint16_t pBuffer;
122 pBuffer = *(__IO uint16_t*) (Bank1_SRAM4_ADDR + ReadAddr);
123 return pBuffer;
124 }