它是用來暫存某個數(shù)據(jù)，以便在適當?shù)臅r間節(jié)拍和給定的計算步驟將數(shù)據(jù)輸入或輸出到其它記憶單元中去，下圖是一個并行輸入、并行輸出的4位緩沖器的電路原理圖，它由4個D觸發(fā)器組成。

啟動時，先在清零端加清零脈沖，把各觸發(fā)器置0，即Q端為0。然后，把數(shù)據(jù)加到觸發(fā)器的D輸入端，在CLK時鐘信號作用下，輸入端的信息就保存在各觸發(fā)器中（D0~D3）。