內(nèi)容摘要：隨著電子信息技術(shù)和半導(dǎo)體技術(shù)的深入發(fā)展，嵌入式系統(tǒng)的應(yīng)用日趨廣泛，在控制領(lǐng)域之中更多的使用了高性能微處理器，以滿足各方面越來越多的控制應(yīng)用需求?；?strong>ARM嵌入式平臺的數(shù)字調(diào)壓控制系統(tǒng)，克服了傳統(tǒng)上以旋鈕或滑變式變阻器對交流電壓進(jìn)行模擬控制的弊端。本系統(tǒng)以嵌入式技術(shù)為基礎(chǔ)，在嵌入式平臺上利用ARM微處理器實時控制數(shù)模信號的轉(zhuǎn)換，以控制正弦波調(diào)壓模塊對交流電壓的大小調(diào)節(jié)。本文中通過對本系統(tǒng)的實際測試，驗證了數(shù)字調(diào)壓控制系統(tǒng)的功能特性，并且定量測試得出了本系統(tǒng)可以實現(xiàn)對交流電壓進(jìn)行線性調(diào)節(jié)的結(jié)論。數(shù)字調(diào)壓控制系統(tǒng)可作為對電壓的智能調(diào)節(jié)裝置應(yīng)用于家庭、醫(yī)療及工業(yè)自動化等領(lǐng)域，并且具有調(diào)節(jié)精度高、調(diào)節(jié)線性度好，易于操作等特性。

調(diào)壓控制系統(tǒng)作為對電壓的智能調(diào)節(jié)管理裝置常用于家庭、醫(yī)療和工業(yè)自動化控制等領(lǐng)域。以往對交流電壓的控制調(diào)節(jié)通常使用滑動式或旋鈕式變阻器串接入電壓回路中實現(xiàn)，旋鈕的長時間旋轉(zhuǎn)會導(dǎo)致調(diào)節(jié)不靈敏甚至失效，調(diào)節(jié)的精度降低，誤差較大。隨著電子科技和嵌入式技術(shù)的迅猛發(fā)展，嵌入式系統(tǒng)越來越多的應(yīng)用于控制領(lǐng)域之中，在嵌入式平臺上實現(xiàn)數(shù)字智能控制的調(diào)壓系統(tǒng)有著重要的意義。文中選用ARM Cotrex—A8微處理器搭建硬件控制平臺，使用Linux作為嵌入式操作系統(tǒng)，實時性強，易于開發(fā)。

1 ARM數(shù)字調(diào)壓控制系統(tǒng)的總體設(shè)計

ARM數(shù)字調(diào)壓控制系統(tǒng)的硬件設(shè)計主要包括硬件的總體設(shè)計、處理器的選型以及硬件的詳細(xì)設(shè)計。ARM數(shù)字調(diào)壓控制系統(tǒng)總體設(shè)計階段主要任務(wù)是依照嵌入式系統(tǒng)的設(shè)計流程，明確系統(tǒng)需要實現(xiàn)的功能，對系統(tǒng)進(jìn)行硬件模塊劃分，系統(tǒng)硬件結(jié)構(gòu)框架確定之后選定處理器型號，搭建開發(fā)環(huán)境已完成本系統(tǒng)的設(shè)計目標(biāo)。

1.1 ARM數(shù)字調(diào)壓控制系統(tǒng)的結(jié)構(gòu)

系統(tǒng)的硬件總體設(shè)計是以系統(tǒng)的功能需求為基礎(chǔ)的。本系統(tǒng)的研究目標(biāo)是ARM數(shù)字調(diào)壓控制系統(tǒng)，需要實現(xiàn)通過數(shù)字信號控制來完成對交流電壓的智能調(diào)節(jié)。一個完整的數(shù)字式調(diào)壓控制系統(tǒng)包括了核心控制模塊、數(shù)模信號轉(zhuǎn)換模塊、輸入輸出模塊和正弦波調(diào)壓模塊四個部分組成。系統(tǒng)結(jié)構(gòu)框圖如圖1所示。用戶從輸入輸出模塊輸入指令給控制模塊，控制模塊收到指令后控制數(shù)模轉(zhuǎn)換模塊執(zhí)行數(shù)字信號到模擬信號的轉(zhuǎn)換，轉(zhuǎn)換結(jié)果輸出給正弦波調(diào)壓模塊。

核心控制模塊主要包括ARM處理器、內(nèi)存、NANDFlash、電源管理模塊等，數(shù)字調(diào)壓控制系統(tǒng)的所有控制操作均由處理器來完成。處理器配有512MB的DDR2內(nèi)存，SD卡用來存儲Linux系統(tǒng)內(nèi)核鏡像、文件系統(tǒng)、驅(qū)動程序和應(yīng)用程序，系統(tǒng)上電后Bootloader將引導(dǎo)操作系統(tǒng)的啟動，并將應(yīng)用程序裝載到內(nèi)存中運行。

數(shù)模信號轉(zhuǎn)換模塊主要包括高精度數(shù)模轉(zhuǎn)換芯片，選用DAC7311來實現(xiàn)數(shù)字控制信號到模擬控制信號的轉(zhuǎn)換工作，其轉(zhuǎn)換精度高達(dá)12位，通過串行同步接口與處理器相連接。

輸入輸出模塊作為用戶與系統(tǒng)的交互接口，主要包括一塊LCD觸摸屏、用戶按鍵，用來顯示系統(tǒng)相關(guān)信息、應(yīng)用程序界面和控制程序的運行等。

正弦波調(diào)壓模塊與數(shù)模信號轉(zhuǎn)換模塊相連接，經(jīng)過數(shù)模轉(zhuǎn)換后輸出的模擬控制信號輸出到正弦波調(diào)壓模塊上，來實現(xiàn)對交流電壓的大小調(diào)制。

1.2 微處理器選型

本系統(tǒng)中核心控制模塊的主要器件是嵌入式微處理器。在嵌入式微處理器選型時依次要考慮微處理器的性能、技術(shù)指標(biāo)、功耗及所支持的開發(fā)工具等。在PCB設(shè)計時主要考慮到處理器的封裝和Layout設(shè)計時布局、布線的難易程度和制版時的費用等問題。依據(jù)本系統(tǒng)的設(shè)計目標(biāo)和功能需求，并綜合了設(shè)計過程中的相關(guān)因素，本次設(shè)計選擇了德州儀器推出的ARM嵌入式微處理器AM3354。AM3354外設(shè)資源豐富，處理性能優(yōu)越，并且功耗小，成本低。AM3354提供兩種形式封裝，298個引腳ZCE封裝，焊球間距0.65 mm;324個引腳ZCZ封裝，焊球間距0.80 mm。依據(jù)PCB設(shè)計原則本設(shè)計中選用324個引腳ZCZ封裝芯片。

2 ARM數(shù)字調(diào)壓控制系統(tǒng)的硬件設(shè)計

系統(tǒng)的硬件設(shè)計主要描述硬件系統(tǒng)的實現(xiàn)方法。嵌入式硬件設(shè)計的思想是以實際應(yīng)用為中心，硬件系統(tǒng)可裁剪，根據(jù)實際應(yīng)用可進(jìn)行功能的擴(kuò)展，以滿足成本、功耗及產(chǎn)品體積的綜合需求。系統(tǒng)基本實現(xiàn)方法為系統(tǒng)上電啟動后Bootloader從SD卡中將Linux操作系統(tǒng)和應(yīng)用程序文件讀入內(nèi)存中，并運行操作系統(tǒng)。系統(tǒng)內(nèi)存使用了兩片256M的MT74H256M8，總共內(nèi)存512M。當(dāng)用戶控制應(yīng)用程序發(fā)出指令后，處理器通過配置GPIO接口模擬串行同步接口來控制數(shù)模轉(zhuǎn)換模塊進(jìn)行數(shù)字信號到模擬信號的轉(zhuǎn)換。

2.1 核心板設(shè)計

本系統(tǒng)中核心板采用6層板設(shè)計。在硬件設(shè)計中，多層板主要用來降低硬件設(shè)計成本，縮小電路板的面積。由于核心板上擁有DDR2內(nèi)存，屬于高速電路，因此內(nèi)存電路是核心板設(shè)計的重點和難點。核心板的硬件結(jié)構(gòu)如圖2所示。由圖可見，處理器外掛兩條內(nèi)存，兩條內(nèi)存共享處理器的時鐘線、數(shù)據(jù)線和地址線，為了保證系統(tǒng)穩(wěn)定性，兩條內(nèi)存到處理器的走線采用T型連接設(shè)計，并且等長布線。為了避免對高速電路的影響，晶振應(yīng)避開高速電路，盡可能的靠近處理器的時鐘引腳。電源管理模塊負(fù)責(zé)對核心板上所有器件的供電管理。

2.2 底板設(shè)計

本設(shè)計中底板采用2層板設(shè)計，底板上主要包括了外圍設(shè)備接口、數(shù)模信號轉(zhuǎn)換模塊和插槽，外圍接口電路包括系統(tǒng)復(fù)位電路、串口電路、SD卡接口電路、LCD觸摸屏接口電路、USB接口電路、電源開關(guān)電路和用戶自定義按鍵，底板上的接插槽作為接口與核心板連接，底板的系統(tǒng)結(jié)構(gòu)框圖如圖3所示。數(shù)模轉(zhuǎn)換模塊主要由高精度數(shù)模轉(zhuǎn)換芯片組成，使用串行接口連接。底板上所有部件接口引腳均連接至接插槽上，通過插槽與核心板連接，這樣有利于后期功能的擴(kuò)展和系統(tǒng)的裁剪，同時有效的降低了開發(fā)成本。

3PCB的板級設(shè)計與仿真

當(dāng)完成系統(tǒng)的硬件設(shè)計和原理圖繪制之后，開始進(jìn)行PCB電路板設(shè)計，本系統(tǒng)的PCB設(shè)計使用Cadence 16.3進(jìn)行。進(jìn)行PCB板級設(shè)計之前應(yīng)做好如下準(zhǔn)備工作：做好元器件的模型庫和元器件的封裝，設(shè)計PCB板。根據(jù)前文所述，本系統(tǒng)硬件采用底板加核心板的設(shè)計方法，因此要根據(jù)實際需求的尺寸分別設(shè)計底板和核心板的PCB板，設(shè)計板子的疊層，根據(jù)需求核心板設(shè)置為6層板，底板設(shè)置為2層板，之后進(jìn)行布局和布線操作。由于本系統(tǒng)中內(nèi)存和處理器之間的電路屬于高速電路，因此需要對內(nèi)存的時鐘線及數(shù)據(jù)線進(jìn)行仿真，來驗證布線的正確性，仿真使用Allegro PCB SI GXL進(jìn)行。

DDR時鐘線是內(nèi)存電路中最重要的線路，布線時采用差分對走線。仿真時打開本設(shè)計的PCB文件，首先建立DDR時鐘的差分對，之后進(jìn)行仿真前的參數(shù)設(shè)定，包括板子的疊層設(shè)置、差分阻抗設(shè)置、測量差分緩沖延遲及為內(nèi)存和處理器分別分配SI模型。由于Cadence PCB SI在仿真過程中使用的是DML模型，因此在仿真前需要將器件的IBIS模型進(jìn)行驗證，沒有錯誤后轉(zhuǎn)換成DML模型，然后添加到模型庫的路徑之下。在測量差分緩沖延遲時，在處理器模型的引腳列表中找到DDR時鐘的兩個引腳，并進(jìn)行引腳的耦合設(shè)置。上一步完成之后，開始進(jìn)行內(nèi)存時鐘差分對的仿真。首先設(shè)置互連模型參數(shù)，使用SigXplorer PCB SI GXL進(jìn)行拓?fù)涞奶崛?。打開約束管理器，選中DDR時鐘的差分對，提取其拓?fù)浣Y(jié)構(gòu)，如圖4所示。

然后對相關(guān)仿真參數(shù)和差分驅(qū)動器激勵進(jìn)行設(shè)置，設(shè)置完成后使用無損互連分析對內(nèi)存時鐘差分對進(jìn)行仿真。波形的眼圖如圖5所示。

使用如上同樣的方法對內(nèi)存數(shù)據(jù)線進(jìn)行波形圖和波形的眼圖仿真，依據(jù)得到的眼圖判定布線是否合理得當(dāng)，若眼圖較亂則需要調(diào)整布線，之后再進(jìn)行仿真驗證。

4 ARM數(shù)字調(diào)壓控制系統(tǒng)的軟件設(shè)計

ARM數(shù)字調(diào)壓控制系統(tǒng)使用Linux操作系統(tǒng)，系統(tǒng)應(yīng)用程序軟件在Qt 4.0環(huán)境下開發(fā)。系統(tǒng)啟動后自動運行應(yīng)用程序，其主界面如圖6所示。界面中預(yù)置了固定電壓輸出按鈕、步長調(diào)節(jié)按鈕、微調(diào)按鈕、復(fù)位按鈕和輸出校對按鈕。程序中提供了兩種不同的步進(jìn)調(diào)節(jié)長度，步進(jìn)可選為1 V或5 V步進(jìn)。系統(tǒng)啟動后默認(rèn)為1V步進(jìn)長度。按復(fù)位鍵后輸出電壓被清零。

本系統(tǒng)的軟件流程圖如圖7所示。當(dāng)使用本系統(tǒng)進(jìn)行數(shù)字調(diào)壓控制的時候，首先啟動本系統(tǒng)，待系統(tǒng)正常上電啟動后，系統(tǒng)自動運行控制應(yīng)用程序，用戶通過可視化的輸入界面選擇需要輸出的電壓值，用戶選擇后應(yīng)用程序調(diào)用底層驅(qū)動程序?qū)⒅噶顢?shù)據(jù)傳遞給處理器進(jìn)行處理，處理器接到調(diào)用請求后將指令數(shù)據(jù)通過同步串行接口發(fā)送給數(shù)模信號轉(zhuǎn)換模塊，轉(zhuǎn)