通過(guò)給晶體管增加一些電容、二極管和電阻，使用保持時(shí)間可調(diào)的復(fù)位IC，將純手動(dòng)復(fù)位轉(zhuǎn)換為自動(dòng)復(fù)位。

　　在大多數(shù)應(yīng)用中，（手動(dòng)復(fù)位）引腳通常與開關(guān)相連，為管理芯片制造手動(dòng)復(fù)位信號(hào)。隨后，在預(yù)先設(shè)定的有效延時(shí)時(shí)間后，其從低電平有效復(fù)位回到高電平狀態(tài)。手動(dòng)復(fù)位適用于大多數(shù)應(yīng)用；然而，它需要人為干涉產(chǎn)生復(fù)位信號(hào)。在一些應(yīng)用中，手動(dòng)復(fù)位存在爭(zhēng)議，因?yàn)橄到y(tǒng)每次上電時(shí)都要執(zhí)行。

　　更進(jìn)一步，包括 嵌入式 處理器在內(nèi)的應(yīng)用需要復(fù)位輸出為保持高電平——也就是說(shuō)，非有效——在應(yīng)用復(fù)位或低有效之前的某個(gè)時(shí)期。如圖1電路在設(shè)備上電時(shí)無(wú)需按下復(fù)位鍵的情況下，被證實(shí)是有效的，因?yàn)樵趶?fù)位的低信號(hào)到來(lái)之前，復(fù)位自動(dòng)以預(yù)先設(shè)定的保持時(shí)間發(fā)生。

　　電路使用帶引腳和低有效輸出的復(fù)位管理芯片。通常輸入的內(nèi)部上拉電阻為20到50kΩ。上電期間，內(nèi)部電阻將電容C1充電到正向最大值VDD。為管理芯片產(chǎn)生復(fù)位輸入，其輸入必須接收低有效的地信號(hào)，需要晶體管Q1導(dǎo)通。這個(gè)導(dǎo)通的時(shí)間長(zhǎng)度取決于R1和C2的RC時(shí)間常數(shù)。這兩個(gè)器件決定Q1什么時(shí)候?qū)?，從而為輸出提供保持時(shí)間可調(diào)的高電平。為增加保持時(shí)間，增加R1和C2的RC時(shí)

間常數(shù)即可。

　　復(fù)位管理芯片只在管腳的電壓超過(guò)觸發(fā)閾值電壓和管理器內(nèi)部復(fù)位周期結(jié)束時(shí)，產(chǎn)生輸出。這個(gè)延時(shí)時(shí)間濾除了所有輸入電壓的毛刺。因?yàn)镼1的導(dǎo)通，使C1的負(fù)向變?yōu)榈?。而C1的正向不能立即改變極性，其被拉低并通過(guò)輸入的內(nèi)部上拉電阻，緩慢的再次充電。當(dāng)達(dá)到復(fù)位芯片的閾值電壓時(shí)，一旦達(dá)到芯片的延時(shí)時(shí)間便輸出復(fù)位信號(hào)。C1的選擇并不嚴(yán)格。然而，它的值應(yīng)該盡量大——例如0.1到10μF——使C1和內(nèi)部上拉電阻所得的RC時(shí)間常數(shù)足夠大。這個(gè)值確保C1在引腳上保持了至少1us的低電平。

　　C2充電到Q1的偏置電壓后，晶體管仍然導(dǎo)通。在下一次上電或手動(dòng)按鍵復(fù)位電路時(shí)，晶體管C2放電。這個(gè)動(dòng)作一旦發(fā)生，Q1關(guān)閉。R1將C1的負(fù)向充電到供電電壓VDD。因?yàn)殡娙軨1的正向不能立即改變，其表現(xiàn)為充電到2VDD。然而，保護(hù)二極管D1將C1的電壓箝位到僅為VDD加上二極管的導(dǎo)通電壓。一旦C2充電足夠使Q1再次導(dǎo)通時(shí)，重復(fù)循環(huán)。

　　英文原文：

　　IC performs delayed system reset upon power-up

　　By adding a transistor with some caPACitors, diodes, and resistors, youCANtransform a pure-manual reset to an automatic reset with adjustable hold time for the reset IC.

　　Goh Ban Hok, Infineon Technologies Asia Pacific Ltd, Singapore; Edited by Charles H Small and Fran Granville -- EDN, 2/7/2008

　　In most applications, the (manual-reset)PINusually connects to a switch to create a manual-reset signal to the supervisoryChip. Subsequently, after a predetermined time-out-active period, it goes back to the high state in an active-low reset. A manual reset is a good feature for most applications; however, it requires human intervention to create the reset. In some applications, a manual reset could be a hassle because you must perform it each time the system powers up.

　　Further, applications involving embedded microprocessors can require the reset output to hold high—that is, inactive—for a certain period of time before you can apply the reset, or active low. The circuit in Figure 1 proves usefulduring power-up when there is no need to press the reset button once the device powers up, because reset oCCurs automatically with the predetermined hold time before you apply the reset-low signal.