摘 要： 設(shè)計(jì)了一種光強(qiáng)自動調(diào)節(jié)系統(tǒng)。通過光電傳感電路實(shí)現(xiàn)光電信號的轉(zhuǎn)換，使用FPGA對數(shù)據(jù)進(jìn)行實(shí)時處理，并以實(shí)驗(yàn)環(huán)境光照強(qiáng)度測試結(jié)果為參照對所測光強(qiáng)進(jìn)行線性變換修正，進(jìn)而查表獲得舵機(jī)偏轉(zhuǎn)角度的控制量，通過改變偏振片偏振化方向夾角來調(diào)節(jié)入射光強(qiáng)。自動調(diào)光系統(tǒng)測量精度較高，實(shí)時調(diào)節(jié)性較好，魯棒性較強(qiáng)。
關(guān)鍵詞： 光線調(diào)節(jié)； 自動控制； 偏振片； FPGA

近幾十年，光的偏振在科學(xué)技術(shù)及工業(yè)生產(chǎn)中已有廣泛應(yīng)用[1]，例如偏振太陽鏡、偏振望遠(yuǎn)鏡、飛機(jī)和輪船上的濾光玻璃窗、照相機(jī)的偏振濾光片、偏振檢眼鏡等。但以上對偏振片的應(yīng)用中，偏振片的角度相對固定，因此無法做到對光照強(qiáng)度的實(shí)時調(diào)節(jié)以及定量調(diào)節(jié)。本文采用高速FPGA器件Cyclone EP1C3 實(shí)現(xiàn)光強(qiáng)測控，利用舵機(jī)控制偏振片角度實(shí)現(xiàn)自動調(diào)光，對光照強(qiáng)度的調(diào)節(jié)范圍較大。
1光偏振原理分析
自然光是一種電磁波，具有橫波的偏振特性[2]。設(shè)在平面振動的光矢量A,在x、y方向的振幅分別為Ax與Ay，振動相位差為δ,設(shè)經(jīng)過第一片偏振片后偏振最大透振方向PM與x軸夾角為θ，并設(shè)Pm為與PM正交的方向。如圖1(a)所示。

假設(shè)理想偏振片最大振幅透過率為1，最小振幅透過率為0，則透射光強(qiáng)為:
　
在光路中放入偏振片P1 作為起偏器，設(shè)自然光強(qiáng)為E0，此時任何方向上投射光強(qiáng)E成為線偏振光，即:
其中A1、E1為經(jīng)過起偏器P1后光振幅與光強(qiáng)，E2為經(jīng)過檢偏器P2后光強(qiáng)。如圖1(b)所示。通過測量E2，即可得到光強(qiáng)值，并通過進(jìn)一步計(jì)算獲得舵機(jī)轉(zhuǎn)動控制變量。
2 硬件系統(tǒng)設(shè)計(jì)
2.1 整體系統(tǒng)
基于偏振原理的光強(qiáng)測控系統(tǒng)包括以下幾個部分：光強(qiáng)采樣裝置、基于FPGA的信號采集與處理模塊[3]、舵機(jī)控制模塊、電源模塊以及鍵盤顯示單元。如圖2所示。

光線透過偏振片裝置，由光電轉(zhuǎn)換電路將光強(qiáng)值轉(zhuǎn)換為電信號。該電信號經(jīng)差動放大后由模數(shù)轉(zhuǎn)換模塊采集，由接口電路實(shí)現(xiàn)電平轉(zhuǎn)換。FPGA模塊完成對光強(qiáng)信號的實(shí)時檢測，并加以修正。接著通過計(jì)算得到舵機(jī)轉(zhuǎn)動變量，并控制舵機(jī)轉(zhuǎn)動，帶動與舵機(jī)連接的偏振片旋轉(zhuǎn)，進(jìn)而改變兩偏振片夾角，實(shí)現(xiàn)光強(qiáng)的調(diào)節(jié)。鍵盤顯示單元可實(shí)現(xiàn)對所需光強(qiáng)的設(shè)定，該設(shè)定值參與FPGA對光強(qiáng)的計(jì)算處理過程。顯示單元可同時顯示設(shè)定光強(qiáng)值與調(diào)節(jié)后光強(qiáng)值，便于監(jiān)控與檢測調(diào)節(jié)效果。
本裝置選用的FPGA是Altera公司生產(chǎn)的Cyclone EP1C3，內(nèi)核采用1.5 V供電，功耗小，F(xiàn)PGA的端口工作電壓為3.3 V。FPGA的I/O端口可自由定義，電路設(shè)計(jì)方便，編程靈活且為并行執(zhí)行方式，不易受外部干擾。由于FPGA本身不具備A/D轉(zhuǎn)換模塊，必須使用外加A/D轉(zhuǎn)換電路，本裝置采用ADC0820AC作為A/D轉(zhuǎn)換芯片。
2.2 光強(qiáng)采樣與處理
通過偏振裝置的光信號，由光電傳感器轉(zhuǎn)換為電信號。光電傳感器(光電二極管)工作在線性范圍，傳感器輸出電流經(jīng)過采樣電阻產(chǎn)生壓降，經(jīng)差動放大電路放大。采用基于OP07的差動放大電路[4]，正負(fù)輸入分別為與光電二極管串聯(lián)的采樣電阻的端電壓，依此可減小溫度漂移等因素對信號采集產(chǎn)生的影響，并起到緩沖隔離作用。通過上述電路，輸出電壓為：

放大后的電壓在0~5 V內(nèi)，通過 A/D變換，變換后的數(shù)據(jù)值經(jīng)過FPGA處理，可得到輸入光照強(qiáng)度與PWM占空比控制變量的一一對應(yīng)關(guān)系，依此對應(yīng)關(guān)系輸出PWM 波，控制舵機(jī)轉(zhuǎn)動，帶動偏振片P2 旋轉(zhuǎn)一定角度，以改變兩偏振片之間夾角，從而實(shí)現(xiàn)對光強(qiáng)的調(diào)節(jié)。
　光強(qiáng)采樣與信號轉(zhuǎn)換電路如圖3所示。

2.3 基于偏振片的調(diào)光裝置
　基于改變兩片偏振片夾角來調(diào)節(jié)透光強(qiáng)度的原理，先固定偏振片P1，將偏振片P2 與舵機(jī)旋葉連接，通過舵機(jī)旋轉(zhuǎn)帶動偏振片P2 偏轉(zhuǎn)，從而改變偏振片P1 與P2 夾角，進(jìn)而調(diào)節(jié)光照強(qiáng)度。試驗(yàn)裝置中測定了某一較強(qiáng)的光照強(qiáng)度，并將其相對強(qiáng)度定義為100，以之作為整個裝置的光強(qiáng)參考值。在實(shí)際應(yīng)用中，需要經(jīng)過較精密的儀器對實(shí)際光照強(qiáng)度進(jìn)行測量，并與該參考值進(jìn)行線性換算。
舵機(jī)的控制信號是PWM 信號，利用占空比的變化，改變舵機(jī)的位置。其控制信號線的輸入是一個脈寬可調(diào)的周期性脈沖信號，周期為20 ms。當(dāng)脈寬改變時，舵機(jī)轉(zhuǎn)軸的角度發(fā)生改變，角度變化與脈寬成正比。理論上，PWM占空比控制量精度越高，舵機(jī)偏轉(zhuǎn)角度精度越高，對轉(zhuǎn)角的控制越精確。但在本實(shí)驗(yàn)中，由于偏振片精度限制，舵機(jī)轉(zhuǎn)角不宜過小。將舵機(jī)180°轉(zhuǎn)角范圍分為50等份，采用舵機(jī)最小轉(zhuǎn)角為3.6°進(jìn)行試驗(yàn)，能夠保證實(shí)驗(yàn)精度。并且PWM經(jīng)光耦隔離后，送至舵機(jī)控制線，起到排除系統(tǒng)潛在干擾的作用。
3 FPGA算法設(shè)計(jì)
由以上討論可知，光強(qiáng)的控制在于兩偏振片夾角的控制。由于角度偏轉(zhuǎn)取決于舵機(jī)轉(zhuǎn)角，而舵機(jī)的偏轉(zhuǎn)由輸入PWM占空比調(diào)節(jié)，所以建立光照強(qiáng)度與PWM占空比的對應(yīng)關(guān)系：

圖4為實(shí)測中得到的電壓Uo與調(diào)控偏振片夾角的PWM控制量的關(guān)系曲線，以及該曲線的理論值。

3.1實(shí)時光強(qiáng)修正算法
　在試驗(yàn)測試中，測定了某一較強(qiáng)的光照強(qiáng)度，并將其相對強(qiáng)度定義為100,并以此為參考值建立光強(qiáng)與PWM波占空比的控制量對應(yīng)表。在實(shí)際應(yīng)用中，需要對實(shí)際光強(qiáng)值進(jìn)行測量,并與該參考值進(jìn)行線性換算，得到查表所需的光強(qiáng)值。

因此，將所需光強(qiáng)利用上式計(jì)算，得出修正值代替所需光強(qiáng)值進(jìn)行查表，即可得到修正后對應(yīng)轉(zhuǎn)角的PWM占空比的控制量，進(jìn)而控制舵機(jī)轉(zhuǎn)動。
由此，設(shè)計(jì)FPGA 整體算法架構(gòu)[5-6]，如圖6所示。

文章介紹了基于偏振原理的自動調(diào)光系統(tǒng)的設(shè)計(jì)。系統(tǒng)通過光電傳感，經(jīng)信號采集、修正，獲得舵機(jī)偏轉(zhuǎn)控制量，進(jìn)而改變兩偏振片之間的夾角，從而改變通光率，對光強(qiáng)實(shí)現(xiàn)自動的較精確的控制，并且可以設(shè)定光照強(qiáng)度值，實(shí)現(xiàn)程控機(jī)械裝置對光線的自動調(diào)節(jié)。結(jié)果表明，
系統(tǒng)測量精度較高，實(shí)時調(diào)節(jié)性較好，具有實(shí)踐應(yīng)用的潛力。
參考文獻(xiàn)
[1] 趙成華，茅央波，顧鞠觀，等.偏振光在智能樓字中的應(yīng)用[J].現(xiàn)代科技，2009，8（11）：41-42.
[2] 王永鈴，蔡履中.用實(shí)際偏振片檢測光的偏振態(tài)[J].物理實(shí)驗(yàn)，2000，20（8）：10-11.
[3] 周潤景，圖雅，張麗敏.基于Quartus II的FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例[M].北京：電子工業(yè)出版社，2007：289-365.
[4] 馬場清太郎.運(yùn)算放大器應(yīng)用電路設(shè)計(jì)[M].何希才譯. 北京：科學(xué)出版社，2007:135-164.
[5] NOWLIN R W, SUNDARAJAN R A. VHDL course for electronics engineering technology[J].Computers in Education Journal, 1998,8(3):17-20.
[6] MAKHIJANI H, MEIER S. A high level design solution for FPGA′s[J].WESCON/94.Idea/Microelectronics. Conference Record, 1994:596-603.