摘要：給出一種基于LVDT的數(shù)字解調(diào)系統(tǒng)。為了準(zhǔn)確地測(cè)量鐵芯的位置，提出了以基于FPGA的嵌入式系統(tǒng)平臺(tái)的數(shù)字解調(diào)系統(tǒng)。與以往方法不同的是不僅對(duì)所得次級(jí)線圈信號(hào)采用加減法，還采用比率檢測(cè)方法，通過(guò)多點(diǎn)的測(cè)量得到其線性系數(shù)。運(yùn)用線性插值算法計(jì)算誤差修正表，并且運(yùn)用一種映射關(guān)系得出鐵芯的真實(shí)位移值，克服了模擬電路的種種缺點(diǎn)，大大減小誤差，還提高了線性度。通過(guò)實(shí)驗(yàn)證明，此數(shù)字解調(diào)系統(tǒng)精度最高可達(dá)萬(wàn)分之三。
關(guān)鍵詞：LVDT；數(shù)字解調(diào)；FPGA；鐵芯

    差動(dòng)變壓器式位移傳感器(Inear Variable Differential Transformer，LVDT)采用電磁感應(yīng)原理測(cè)量微小位移。一般情況下，對(duì)電感位移傳感器(LVDT)常用的信號(hào)檢測(cè)方法是運(yùn)用載波放大器來(lái)完成的，載波放大器又是由解調(diào)電路模塊、交流放大模塊、低通濾波功能模塊和常用的振蕩器組成的。簡(jiǎn)單的方法就是從每個(gè)次級(jí)線圈得到調(diào)幅連續(xù)電壓，通過(guò)整流、相減，通過(guò)輸出的直流電壓來(lái)表明鐵芯的位置。這種方法中的原始信號(hào)經(jīng)過(guò)了整流、加減等中間環(huán)節(jié)才得到直流電壓信號(hào)，這樣會(huì)使誤差很大，不能得到精確的鐵芯位置。

1 LVDT鐵芯位移測(cè)量原理
    LVDT的結(jié)構(gòu)如圖1所示。

    采用環(huán)氧樹(shù)脂，不銹鋼等材料作為線圈骨架，用不同線徑的漆包線在骨架上繞制線圈。與傳統(tǒng)的電力變壓器不同，LVDT是一種開(kāi)磁路弱磁耦合的測(cè)量元件：在骨架上繞制1個(gè)初級(jí)線圈，2個(gè)次級(jí)線圈。其工作方式是當(dāng)鐵芯由中間向兩邊移動(dòng)時(shí)，次級(jí)兩個(gè)線圈輸出的電壓之差與鐵芯移動(dòng)成線性關(guān)系，如圖2所示。

    線性可變差動(dòng)變壓器(LVDT)主要由一個(gè)鐵芯和兩個(gè)線圈組成，由于無(wú)滑動(dòng)觸點(diǎn)，工作時(shí)不受灰塵等非金屬因素的影響，且功耗低，壽命長(zhǎng)。LVDT的初級(jí)線圈需施加正弦交流激磁電壓，對(duì)激磁電壓的要求主要是激磁頻率、電壓幅值和功率3方面。該系統(tǒng)的硬件實(shí)體簡(jiǎn)稱(chēng)為變送器。利用由現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)制作的變送器來(lái)驅(qū)動(dòng)LVDT的初級(jí)線圈，并采集LVDT的2個(gè)次級(jí)線圈的輸出信號(hào)Va和Vb，該變送器包括由閃存或SRAM構(gòu)成的存儲(chǔ)器、驅(qū)動(dòng)LVDT初級(jí)線圈的數(shù)／模轉(zhuǎn)換器(D／A)、采樣LVDT2個(gè)次級(jí)線圈的2個(gè)模／數(shù)轉(zhuǎn)換器(A／D)，以及數(shù)字輸出模塊、包括信號(hào)解調(diào)算法和與上位機(jī)通信程序的變送器軟件；將采集到的LVDT兩個(gè)次級(jí)線圈的輸出信號(hào)Va和Vb作S=(Va-Vb)／(Va+Vb)的數(shù)字解調(diào)處理，利用LVDT鐵芯的實(shí)際位移量與S之間的映射關(guān)系來(lái)實(shí)現(xiàn)對(duì)LVDT的信號(hào)檢測(cè)。

2 硬件結(jié)構(gòu)
    變送器的硬件主要包括處理器、激勵(lì)信號(hào)發(fā)生器、閃存工作狀態(tài)控制器、閃存和SRAM存儲(chǔ)器、主動(dòng)配置芯片、通信接口、顯示屏和鍵盤(pán)以及電源、時(shí)鐘／復(fù)位。如圖3所示。

    具體實(shí)施方法參見(jiàn)圖3，測(cè)量過(guò)程如下：
    首先，通過(guò)激勵(lì)信號(hào)發(fā)生器產(chǎn)生正弦波數(shù)據(jù)，其頻率和幅度由配置存儲(chǔ)器中的控制字控制，激勵(lì)信號(hào)送至LVDT，LVDT的次邊信號(hào)送至數(shù)字解調(diào)系統(tǒng)，解調(diào)的結(jié)果送數(shù)字修正器進(jìn)行誤差修正和必要的濾波，誤差修正數(shù)據(jù)存儲(chǔ)在FPGA片外的誤差表ROM存儲(chǔ)器。修正后的結(jié)果送數(shù)字輸出模塊，以同步方式對(duì)外輸出。數(shù)字輸出同時(shí)送至模擬輸出模塊轉(zhuǎn)換成模擬信號(hào)輸出。
    校準(zhǔn)工作過(guò)程：首先將變送器設(shè)置為校準(zhǔn)狀態(tài)，每得到一個(gè)數(shù)據(jù)點(diǎn)，測(cè)出其鐵芯的真實(shí)位移值，通過(guò)多點(diǎn)的測(cè)量來(lái)得到其線性系數(shù)，校準(zhǔn)工作在整個(gè)量程內(nèi)逐點(diǎn)進(jìn)行，上位機(jī)根據(jù)所得數(shù)據(jù)，通過(guò)線性插值算法計(jì)算誤差修正表，通過(guò)處理器寫(xiě)入誤差修正表ROM存儲(chǔ)器。在整個(gè)量程內(nèi)的校準(zhǔn)點(diǎn)越密集，所得誤差修正表越精確。

3 軟件設(shè)計(jì)
    變送器軟件是指運(yùn)行于“LVDT數(shù)字變送器”中FPGA內(nèi)的處理器平臺(tái)之上的軟件。變送器軟件有3大功能：控制變送器各個(gè)部分的協(xié)同工作；與PC通信，對(duì)變送器配置、校準(zhǔn)，采集位移數(shù)據(jù)；通過(guò)變送器的人機(jī)界面接收用戶(hù)的各項(xiàng)指令。變送器軟件采用“前后臺(tái)系統(tǒng)”實(shí)現(xiàn)各任務(wù)的調(diào)度和資源分配，以提高任務(wù)級(jí)響應(yīng)的實(shí)時(shí)性，同時(shí)“前后臺(tái)系統(tǒng)”不增加額外的軟件代碼和處理器執(zhí)行時(shí)間，留出更多的內(nèi)存空間用于存放采集的實(shí)時(shí)位移數(shù)據(jù)。當(dāng)上位機(jī)和FPGA啟動(dòng)時(shí)，首先要進(jìn)行初始化，并對(duì)硬件進(jìn)行配置，使其能正常的工作，由處理器來(lái)控制閃存的工作狀態(tài)，此時(shí)LVDT接入系統(tǒng)，對(duì)未修正數(shù)據(jù)進(jìn)行修正處理，最后得出準(zhǔn)確的位移值，呈現(xiàn)于顯示模塊，如圖4所示。

4 數(shù)據(jù)處理
    在此所采用的精度計(jì)算方法為采集的數(shù)據(jù)中最大值與最小值之差與滿(mǎn)量程分辨率的比值，即：
    精度=(最大值-最小值)／65 536
    目前數(shù)字變送器輸出的全部是位移相對(duì)值，其與LVDT量程對(duì)應(yīng)的變送器輸出值為-65 535～+65 536，沒(méi)有單位，根據(jù)所用LVDT的量程，此值經(jīng)過(guò)換算即可得到具有長(zhǎng)度單位的位移量。
    從圖5～圖7可以看出，在一定范圍內(nèi)，頻響帶寬越小，高頻成分越少，其精度越高。

    保持LVDT溫度和鐵心位置不變，數(shù)字變送器頻響設(shè)置為150 Hz，使數(shù)字變送器溫度從20℃升至50℃，然后自然降溫至30℃，此過(guò)程中記錄數(shù)字變送器輸出的位移相對(duì)值。結(jié)果為：變送器輸出最大變化量是滿(mǎn)量程的16．8×10-4。如圖8所示。

5 結(jié)語(yǔ)
    采用對(duì)兩個(gè)次級(jí)線圈的輸出信號(hào)Va和Vb做S=(Va-Vb)／(Va+Vb)的處理方法，克服了以往噪聲干擾過(guò)大的缺點(diǎn)，并由DDS產(chǎn)生正弦激勵(lì)信號(hào)，以及進(jìn)行數(shù)字誤差修正和數(shù)字濾波，使位移的測(cè)量精度相對(duì)傳統(tǒng)方法提高一個(gè)數(shù)量級(jí)。