0 引 言
    當今社會，芯片技術與人們的生活密切相關，在各種電子產品中都有芯片的身影，而且，它們往往是電子產品關鍵的核心技術。制造芯片的流程非常復雜而且資源投入巨大，保證芯片的設計質量非常重要。驗證工作是芯片制造過程中及其關鍵的一個環(huán)節(jié)，無缺陷的芯片不是設計出來的，而是驗證出來的，驗證過程是否準確與完備，在一定程度上決定了一個芯片的命運。
    目前在百萬門級以上的ASIC，IP，SoC設計時代，驗證約消耗整個設計工作的70％，需要專職的驗證團隊，而且驗證團隊人數通常是設計團隊的1．5～2倍。隨著設計規(guī)模的擴大，芯片驗證的重要性達到了一個新的高度，但對驗證方法也提出了更多的要求，怎樣搭建高效穩(wěn)定的驗證模型成為目前研究的熱點。本文重點介紹如何搭建一種分層次的驗證模型，以及如何使用這套驗證模型進行仿真。

1 驗證架構
    驗證架構通常稱為testbench，如圖1所示，可以把驗證架構分為激勵源、發(fā)送器、接收器、參考模型和記分牌五個部分。激勵源屬于腳本層，發(fā)送器和接收器屬于時序層，參考模型和記分牌屬于軟件層。

    激勵源 仿真的數據在激勵源中生成，它是一個TCL腳本語言解釋器，激勵代碼采用TCL解釋性腳本語言編寫，激勵生成之后會放到發(fā)送端共享緩存區(qū)中，這個過程在設計代碼開始仿真之前。
    發(fā)送器 當仿真開始后發(fā)送器會根據設計條件把數據從發(fā)送端共享緩存區(qū)中取出來，傳遞到設計模塊和參考模型中，發(fā)送器由Verilog代碼編寫實現(xiàn)，需要設計自己的PLI函數用來作為與發(fā)送端共享緩存區(qū)傳遞數據的接口。
    接收器 接收器用來采集設計模塊處理后的數據，并把數據放到接收端共享緩存區(qū)中，用于記分牌讀取數據，接收器由Verilog代碼編寫實現(xiàn)，需要設計自己的PLI函數用來作為和接收端共享緩存區(qū)傳遞數據的接口。
    參考模型分析激勵源的數據并產生和設計模塊用來校驗結果，由于驗證人員和設計人員的理解思路不同，參考模型的功能和設計模塊的功能也不同，但隨著驗證過程的推進，兩者應該收斂于需求規(guī)格書，參考模型基于C++語言實現(xiàn)。記分牌記分牌從接收端共享緩存區(qū)取出數據和參考模型的分析結果并進行比較，把每次比較的結果記錄下來，以便驗證人員定位問題，記分牌基于C++語言實現(xiàn)。

2 腳本層關鍵技術
    編寫激勵源數據屬于驗證過程的腳本層，為了高效地生成數據，使用TCL腳本語言實現(xiàn)。TCL與C／C++等編譯性語言的最大區(qū)別是當TCL語言編寫好之后不用通過軟件編譯就可以直接運行，運行一行就是“解釋”一行，“解釋”的過程通過TCL解釋器完成。TCL擁有一個固有的核心命令集，同時還具有和C／C++語言類似的控制結構，如if控制、循環(huán)控制和switch控制等，并支持過程的定義和調用，對數組和字符串等簡單數據結構也提供了支持，然而TCL標準庫提供的命令可能不會滿足需要．這時要針對某一特定應用領域對TCL語言的核心命令集合進行擴展，加入適合于自己使用的擴展命令。
    擴展TCL命令主要采用編寫二進制程序包的方法，二進制程序包本身并不嵌入TCL解釋器，而是一些用C／C++編寫的擴展命令的集合。任何標準的TCL解釋器都可以用加載的方法使用二進制程序包中的擴展命令，Modelsim仿真工具集成了TCL解釋器。擴展一個TCL命令大致可以分為兩步：編寫擴展命令對應的C／C++過程和注冊命令。TCL擴展命令的函數原型為：int Tcl_CmdProc(ClientData，Tcl_In-terp *interp，int argc，char *argv[])，參數clientData由TCL調用者傳人，其值在注冊擴展函數時設置；參數interp也由TCL調用者傳入，是指向解釋器結構的指針；參數argc和argv與標準C語言的命令行參數argc,argv的含義類似，其中argc是被調用參數的個數，argv[0]是被調用的命令本身，argv[argc]是NULL，而argv[1]到argv[argc-1]才是真正的參數。編寫好的擴展命令還需要注冊，如果注冊成功就可以在TCL解釋器中使用了，注冊過程在初始化函數中進行，TCL注冊函數原型為Tcl_CreateCommand(Tcl_Interp*interp，char *cmdName，Tcl_CmdProc *proc，Client-Data clientData，Tcl_CmdDeleteProc *deleteProc)，cmd-Name是解釋器中使用的命令名，proc為編寫的擴展函數名。需要注意的是TCL初始化函數的名稱必須是首字母大寫的DLL文件主文件名+一個下劃線+首字母大寫的Init組成。

3 時序層關鍵技術
    編寫發(fā)送器和接收器屬于驗證過程的時序層，時序層也包括被例化的設計模塊。腳本層生成的激勵數據是用TCL語言編寫的，而發(fā)送器和接收器是使用硬件描述語言Verilog編寫，為了實現(xiàn)兩種語言的數據傳遞，需要使用PLI接口編程語言完成兩者的結合，從而達到將激勵數據正確傳送到設計模塊和參考模型以及收集設計模塊輸出數據的目的，完成仿真這一過程。PLI函數對應發(fā)送器和接收器中調用的任務，它使用C++語言擴展，在Verilog代碼中使用，主要包括四個C++函數：calltf，cheektf，sizetf，misctf函數，一般情況下只需要編寫其中的三個函數checktf，misctf和calltf函數。編寫完這三個函數之后，要注冊PLI函數對應的Verilog代碼中使用的系統(tǒng)任務或函數，提供每個系統(tǒng)任務和函數的名字以及相應的回調函數，使用結構體s_tfeell在C++代碼中來注冊PLI函數。
    calltf函數在仿真運行時被調用，即仿真執(zhí)行到發(fā)送器或接收器中定義好的PLI任務時，就會調用該任務對應的calltf函數；checktf函數在仿真開始運行前被仿真器調用，換句話說，在仿真時刻0，這個函數可以由仿真器的編譯器調用，checktf函數的主要目的是校驗一個系統(tǒng)／任務是否被正確使用和加載環(huán)境設置命令；misctf函數在仿真運行時的各種混雜事件情況下被調用，根據PLI函數調用變量的屬性選擇相應的處理策略。
    PLI函數要實現(xiàn)的具體功能在calltf函數中編寫，在這個函數中可以通過使用tf_getp(n)和tf_putp(n，val-ue)函數讀取時序層的數據和對時序層的數據賦值，其中n表示變量的位置，value表示變量要賦的值。如果時序層的數據為數組類型，使用tf_nodeinfo()函數讀取和修改Verilog內存數組和變量數組中的內容。當調用tf_nodeinfo()函數來訪問Verilog數組中的值時，函數將返回一個指向仿真數據結構中數組實際存儲空間的指針。一旦PLI應用獲得了該指針，數組中的值在仿真過程中既可以被讀取也可以被修改。要訪問數組，并不需要每次都調用tf_nodeinfo()函數，只需要保存好初次調用tf_nodeinfo()獲得的數組指針，tf_nodeinfo()需要在系統(tǒng)函數／任務調用時在參數中指定一個選定的單元。

4 軟件層關鍵技術
    編寫參考模型和記分牌屬于驗證過程的軟件層，采用C++語言編程實現(xiàn)。把這兩個驗證組件設計成兩個函數，分別為Pan_rm(char *s_indata，vector<char*>vr_outdata)和Pan_check(char*s_indata，vector<char*>vc_outdata)，函數入口參數為字符指針類型的原因是TCL腳本語言處理的全部是字符類型的變量，腳本層生成的激勵數據為字符類型。
    當仿真執(zhí)行到Verilog代碼中PLI任務的時候，PLI函數中的calltf()會調用Pan_rm函數或Pan_check函數。在發(fā)送器中，calltf()把發(fā)送端共享緩存區(qū)中的數據取出并傳給。Pan_rm函數，Pan_rm函數把入口的字符類型變量轉換成整型變量，然后根據需求規(guī)格做相應的處理，最后把處理結果放入共享隊列；在接收器中，calltf()收集設計模塊的處理結果并傳給Pan_check函數，Pan_check函數取出共享隊列里面對應的Pan_rm函數的處理結果并與Pan_check函數的入口數據進行比較，把比較的結果存人到接收端共享緩存區(qū)，最后打印結果到一個輸出文件中以便驗證人員定位問題。

5 共享緩存區(qū)
    為了實現(xiàn)腳本層，時序層和軟件層能夠使用共享緩存區(qū)，要把C++擴展的TCL命令、編寫的PLI函數命令以及軟件層代碼寫在同一個C++工程文件里，定義全局變量作為共享緩存區(qū)實現(xiàn)三個層次的互聯(lián)，最后通過VC編譯代碼以動態(tài)庫的形式加載到仿真器里面去。

6 結 語
    TCL腳本命令在仿真之前運行，一經執(zhí)行所有的激勵數據就會生成，在PLI函數的checktf()例程里面獲取modelsim的TCL解釋器，并用TCL初始化函數將其初始化，這樣擴展的TCL命令就可以在Modelsim的解釋器里使用了。

    需要注意的是，如果不在PLI函數的checktf()例程里面獲取并初始化Modelsim的TCL解釋器，那么PLI函數是加載在Modelsim內核的，如果要修改PLI函數里面調用的全局變量，要在擴展的TCL命令之前加上vsim_kernel，這樣才可以修改全局變量。當驗證組件準備好、驗證環(huán)境搭建完畢后，編寫自動運行腳本執(zhí)行仿真過程，按照如圖2所示的操作流程自動進行驗證工作：運行自動腳本，啟動仿真器，加載動態(tài)庫，Modelsim的TCL解釋器運行TCL腳本，開始仿真推進仿真時間，觸發(fā)發(fā)送器的PLI函數發(fā)送數據，軟件層分析數據得到結果，設計模塊分析數據得到結果，觸發(fā)接收器的PLI函數收集數據，軟件層比較數據，打印分析結果。