摘　要: 基于可編程門陣列( FPGA) 完成了三通道沖擊信號處理芯片的設計與實現(xiàn)。芯片采用流水運算完成最大絕對沖擊加速度響應譜計算。由于沖擊信號采樣頻率可在線更改,因此該芯片可以滿足不同沖擊信號處理器對峰值檢測誤差的要求和處理器功耗的限制。采用該芯片設計的數(shù)據(jù)預處理器已成功用于各種試驗。試驗表明,該芯片能實時完成三路沖擊信號處理并將處理結果代替沖擊波原始測量數(shù)據(jù)輸出,能在大幅度壓縮沖擊信號傳輸帶寬的同時,減小沖擊信號峰值檢測誤差,擴大信號測量動態(tài)范圍,并為識別數(shù)據(jù)“真”“偽”創(chuàng)造了條件。
關鍵詞: 飛行器;沖擊;數(shù)據(jù)處理;沖擊響應譜;可編程門陣列

引　言

沖擊信號的測量數(shù)據(jù)是確定飛行器工作環(huán)境條件的重要依據(jù)。沖擊信號的帶寬一般為10 Hz 到5 kHz ,采樣頻率不低于20 kHz/ s ,編碼一般應大于10 bit (沖擊信號的動態(tài)范圍較大)。沖擊信號的測量是遙測系統(tǒng)的難題,它要求遙測系統(tǒng)具有很大的傳輸帶寬。例如:傳輸一個測點X/ Y/ Z三個方向的沖擊信號測量數(shù)據(jù),大約需要600 kbit/ s 信道容量。沖擊信號的巨大數(shù)據(jù)量給飛行器遙測系統(tǒng)的設計帶來了壓力。

由于壓電加速度計具有體積小、安裝方便等優(yōu)點,飛行器遙測系統(tǒng)一般采用壓電加速度計直接測量沖擊波。但是,沖擊波大都是復雜的振蕩型脈沖,它本身不便于分析和比較。工程上研究沖擊的目的,不是研究沖擊波形本身而更注重于沖擊作用于系統(tǒng)的效果,或者說沖擊運動對系統(tǒng)的損傷勢。因此,飛行試驗中獲取的遙測沖擊數(shù)據(jù),事后一般被處理成最大絕對沖擊加速度響應譜,來分析飛行器在飛行中的沖擊環(huán)境。

本文介紹的基于可編程門陣列( FPGA) 實現(xiàn)的沖擊信號處理芯片,能在飛行器飛行過程中,實時完成對三路沖擊信號的分析和處理,將沖擊信號的處理結果代替沖擊波的原始測量數(shù)據(jù)傳到地面,利用沖擊信號的處理結果(主要是最大絕對沖擊加速度響應譜和加速度計輸出零位、最大值、最小值) 的數(shù)據(jù)量遠少于沖擊波測量數(shù)據(jù)的特點,減小沖擊信號傳輸所要求的帶寬,實現(xiàn)沖擊信號的頻帶壓縮。

最大絕對沖擊加速度響應譜計算方法

式(1) 為用改進的遞歸數(shù)字濾波法求固有頻率為f _i 單自由度系統(tǒng)沖擊加速度X_{f i}

( k) 的數(shù)學模型。

 式中: u ( k) ——沖擊信號幅值,Δt ——沖擊信號采樣間隔,N ——沖擊信號采樣點數(shù), f i ——單自由度系統(tǒng)固有頻率,ζ——單自由度系統(tǒng)阻尼系數(shù), N_f ——具有不同固有頻率的單自由度系統(tǒng)數(shù)量, X_{f i}( k) ———固有頻率f _i 單自由度系統(tǒng)加速度,| X_{f i}( k) | _max ———X_{f i}( k) 時間軸上的最大絕對值。| X_{f i}( k) | _max作為單自由度系統(tǒng)固有頻率f _i 的函數(shù)即為最大絕對沖擊加速度響應譜。

芯片主要功能及設計參數(shù)

芯片主要功能

考慮到實際應用中一般測量X/ Y/ Z 三個方向的沖擊加速度,為了減小產(chǎn)品體積,沖擊信號處理芯片采用SoC 設計思想,將三路沖擊信號的處理、數(shù)據(jù)存儲及輸入輸出管理集成在一個芯片上;同時,為了簡化產(chǎn)品電路設計,沖擊信號處理芯片還提供所有與之相連外圍電路的控制信號。為了減小誤差積累,沖擊信號處理芯片對沖擊信號實現(xiàn)分段處理并總是保存當前測試時間段最大絕對沖擊加速度響應譜,遙測系統(tǒng)可以根據(jù)系統(tǒng)容量和實時性要求,隨機讀取當前處理時間段的最大絕對沖擊加速度響應譜,調整沖擊數(shù)據(jù)壓縮比。沖擊信號處理芯片的主要功能如下:

(1) 定時或外部觸發(fā)方式實現(xiàn)沖擊信號分段;

(2) 分段計算三路沖擊信號最大絕對沖擊加速度響應譜;

(3) 分段計算沖擊信號零位;

(4) 實時捕獲沖擊信號最大值和最小值;

(5) 記錄沖擊信號最大值和最小值發(fā)生時刻;

(6) 提供A/ D 變換器、串行通信接口或并行通信接口控制信號。

芯片設計參數(shù)

沖擊信號處理芯片設計之前,有多個設計參數(shù)需要確定,如:采樣頻率、濾波系數(shù)字長、沖擊響應譜運算字長、單自由度系統(tǒng)固有頻率的取值范圍等等。這些參數(shù)既互相關聯(lián)、又互相制約,它們直接影響沖擊信號處理芯片的綜合性能。表1 為結合飛行器遙測系統(tǒng)容量、FPGA 硬件資源、處理器功耗,從減小沖擊響應譜處理誤差和確保濾波器穩(wěn)定工作的角度,綜合權衡多種因素后,確定的沖擊信號處理芯片的設計參數(shù)。

芯片設計

芯片系統(tǒng)設計

沖擊信號處理芯片采用自頂向下( Top-Down) 的層次化結構設計方法。系統(tǒng)由三個獨立的子系統(tǒng)組成( Top1 、Top2 、Top3) ,每個子系統(tǒng)又由三個完成不同功能的模塊組成( In ,Core ,Out) 。圖1 為沖擊信號處理芯片模塊設計。

從結構上看,沖擊信號處理芯片采用模塊化設計,共設計五個模塊,它們的名稱和功能分別為:

(1) Up- Top 模塊　系統(tǒng)復位、輸入輸出數(shù)據(jù)管理、起飛信號“真”“偽”判斷及自鎖、定時(或外觸發(fā)) 方式信號分段。

(2) Top 模塊　完成一路沖擊信號處理。

(3) In 模塊　完成輸入數(shù)據(jù)預處理、提供A/ D 控制信號、產(chǎn)生Core 模塊流水運算控制信號、計算輸入信號零位、捕獲輸入信號最大和最小值。

(4) Core 模塊　計算最大絕對沖擊加速度響應譜。

(5) Out 模塊　產(chǎn)生特征碼、單通道輸出數(shù)據(jù)管理。

上述五個模塊可以通過不同的組合,完成從一路到多路沖擊信號的處理。

芯片存儲器設計

合理的數(shù)據(jù)存儲結構不僅有利于充分利用硬件資源,也為優(yōu)化計算流程和提高處理速度創(chuàng)造條件。圖2 為改進的遞歸數(shù)字濾波法信號流程圖(直接型) ,它清楚地描述算法的步驟及實現(xiàn)該算法需要存儲的參數(shù)。

   由于計算結果為最大絕對沖擊加速度響應譜,除圖2 所示的參數(shù)外,還需要存儲X_{f i} ( k) 的最大絕對值| X_{f i}( k) | _max。

式(1) 中濾波系數(shù)B0i 、B1_i 、B2_i 、Q1_i 、Q2_i 是決定濾波器性能的基本參數(shù),采用獨立的ROM存儲,每次FPGA 芯片加電時ROM初始化。X_{f i}( k - 1) 、X_{f i}( k - 2) 、| X_{f i}( k) | _max如果共用一個存儲器,控制電路設計簡單,但Xf i( k - 1) 和Xf i( k - 2) 動態(tài)范圍遠遠大于| X_{f i}( k) | _max ,與| X_{f i}( k) | _max存儲在同一存儲器中會造成存儲資源浪費,因此,設計了兩個RAM將它們分開存儲。表2 是根據(jù)表1 所示參數(shù)設計的存儲器,該方案既保證了存儲資源的有效利用,控制電路也相對簡單。

Core 模塊設計

Core 模塊主要完成最大絕對沖擊加速度響應譜計算。按表1 所示的設計參數(shù),當濾波器中心頻率為1/ 12 th 倍頻程(Octave) 時,每采樣一個u ( k) ,Core 模塊需要按式(1) 計算出N_f = 102 個單自由度系統(tǒng)最大絕對加速度。

Core 模塊采用流水運算計算N_f 個單自由度系統(tǒng)的最大絕對加速度。每一個單自由度系統(tǒng)最大絕對加速度的計算分(1) 、(2) 兩拍流水完成, (1) 、(2) 兩拍流水又各有自已獨立的5 個節(jié)拍。設計了一個25 位乘法器和一個50 位累加器,用5 個芯片工作時鐘周期,完成一個單自由度系統(tǒng)最大絕對沖擊加速度的計算。下面以計算固有頻率為f _i 的單自由度系統(tǒng)最大絕對加速度為例,介紹Core 模塊工作原理。

(1) 分5 步完成5 次乘及4 次累加操作,流程如下:

步驟1 　u( k) 與B0_i 相乘,累加器初始值為u( k) ×B0_i ;

步驟2 　u ( k - 1) 與B1 _i 相乘,累加器累加步驟2 計算結果;

步驟3 　u ( k - 2) 與B2 _i 相乘,累加器累加步驟3 計算結果;

步驟4 　X_{f i}( k - 1) 與Q1 _i 相乘,累加器累加步驟4 計算結果;

步驟5 　X_{f i}( k - 2) 與Q2 _i 相乘,累加器累加步驟5 計算結果;

(2) 分5 步完成數(shù)據(jù)的準備和后處理,流程如下:

步驟1 　讀出f _i - 1的X_{f i}( k - 1) ;

步驟2 　f _i - 1的Xf _i( k - 1) 寫入寄存器、科學計數(shù)法轉換及數(shù)據(jù)截取、f _i - 1的X_{f i} - 1 ( k) 寫入f _i - 1的X_{f i} - 1( k - 1) 位置、計算X_{f i}( k) 的絕對值| X_{f i}( k) | 并鎖存結果;

步驟3 　將f _i - 1的Xf _i - 1( k - 1) 寫入Xf _i - 1( k - 2) 位置、從R- XMA X中讀取f _i 的| X_{f i}( k) | _max ;

步驟4 　比較| X_{f i}( k) | 與| X_{f i}( k) | _max大小,將大數(shù)寫回R- X_MAX ;

步驟5 　從R- X_MAX讀取下一個要輸出的最大絕對沖擊加速度值,寫入輸出緩沖器。

流水運算保證5 個時鐘周期計算一個單自由度系統(tǒng)的最大絕對響應加速度。設沖擊信號處理芯片內部工作時鐘頻率為f m ,則計算Nf 個單自由度系統(tǒng)最大絕對響應加速度的時間T_s 為

T_s = (5 ×N_f ) / f _m         (2)

設沖擊信號的采樣頻率為f _s ,由式(2) 可得f _s 與f _m 的關系為

f _s = f _m/ (5 ×N_f )          (3)

　   由式(3) 可見,改變芯片的內部工作時鐘頻率即可改變沖擊信號的采樣頻率。

遙測系統(tǒng)可通過沖擊信號處理芯片的采樣頻率設置端口,在線控制沖擊信號處理芯片內部的時鐘分頻器,設置沖擊信號的采用頻率,滿足不同沖擊信號處理器對峰值檢測誤差的要求和處理器功耗的限制。

芯片仿真結果分析

沖擊信號處理芯片基于FPGA 實現(xiàn),并按文獻規(guī)定的最大絕對沖擊加速度響應譜驗證要求,對沖擊信號處理芯片進行了各級設計仿真。

圖3 為沖擊信號處理芯片仿真結果之一。圖3 中f 為單自由度系統(tǒng)的固有頻率。圖3 (a) 為峰值150 (8 位編碼) ,持續(xù)時間0. 125 s ,以512 Hz/ s 采樣的64 點半正弦輸入波。圖3 (c) 為計算機計算的最大絕對沖擊加速度響應譜, X 為最大絕對加速度。圖3 (d) 為本文設計的沖擊信號處理芯片計算的最大絕對沖擊加速度響應譜, X_s 為最大絕對加速度。圖3 (b) 是X_s 與X 的差值。仿真結果符合文獻對最大絕對沖擊加速度響應譜的驗證要求。

試驗結果及分析

基于沖擊信號處理芯片設計的數(shù)據(jù)預處理器已在各種試驗中應用。為了驗證數(shù)據(jù)預處理器的性能,進行了如下對比試驗。

采用遙測系統(tǒng)速變通道和數(shù)據(jù)預處理器,同時獲取沖擊環(huán)境信息。具體試驗方法為:遙測速變通道和數(shù)據(jù)預處理器,同時接收同一加速度計的輸出信號,前者完成加速度計輸出電壓信號編碼并將編碼結果通過無線信道傳輸,后者完成對加速度計輸出電壓信號的編碼、處理和分析,并將處理結果代替原始測量數(shù)據(jù)通過無線信道傳輸,將二者的測量結果進行比較。圖4 為某次試驗獲取的最大絕對沖擊加速度響應譜。

    圖4 中實線為地面對遙測速變通道記錄數(shù)據(jù)的處理結果,虛線為數(shù)據(jù)預處理器輸出結果。試驗結果表明,除了有效壓縮沖擊信號傳輸帶寬外,采用沖擊信號預處理技術還具有如下優(yōu)點:

(1) 更容易識別數(shù)據(jù)“真”“偽”。沖擊加速度響應譜為緩慢變化的曲線,原始沖擊信號屬于寬帶隨機信號,從緩變信號中能更準確地剔除信道誤碼成份。

(2) 提高沖擊信號的測量精度。采用數(shù)據(jù)預處理后,沖擊信號的采樣頻率和編碼位數(shù)不再受遙測系統(tǒng)容量限制,通過提高沖擊信號的采樣頻率和編碼位數(shù)可提高沖擊信號動態(tài)測量范圍,減小沖擊信號峰值檢測誤差。

(3) 提高沖擊信號測量值(奇異值) 的時間分辨率,為飛行故障分析創(chuàng)造更好的條件。

結　論

本文采用SoC 設計思想,基于FPGA 完成了三通道沖擊信號處理芯片的設計。飛行試驗表明,該芯片能實時完成三路沖擊信號處理并將處理結果代替沖擊波原始測量數(shù)據(jù)輸出,能在大幅度壓縮沖擊信號傳輸帶寬的同時,減小沖擊信號峰值監(jiān)測誤差,擴大沖擊信號測量動態(tài)范圍,并為事后識別數(shù)據(jù)“真”“偽”創(chuàng)造了好的條件。