www.久久久久|狼友网站av天堂|精品国产无码a片|一级av色欲av|91在线播放视频|亚洲无码主播在线|国产精品草久在线|明星AV网站在线|污污内射久久一区|婷婷综合视频网站

當前位置:首頁 > 模擬 > 模擬
[導讀] 本系統(tǒng)采用基于FPGA的DMA技術高速緩存多路并行數據,通過數據重組將數據有序發(fā)送給處理系統(tǒng),用于數據的顯示與分析。系統(tǒng)采用了嵌入式技術,達到了便攜效果,從而更好地適應設備的工作環(huán)境。并行數字信號采集實驗結果表明,系統(tǒng)能以5 MHz、2.5 MHz、500 kHz、50 Hz 4檔采樣頻率進行62路并行數字信號采集,各路采集結果正確,并保存了各路之間的同步信息。

隨著數字電子技術的發(fā)展,大型電子設備中數字電路的比例越來越大[1]。為便于故障診斷,一些電子設備(如雷達系統(tǒng))預留了大量的數字信號檢測口[2]。采用示波器采集此類測試接口的信號時,由于示波器采集通道數的限制,無法保留同步信息;采用邏輯分析儀或ATE設備不但價格昂貴,而且不便于攜帶,不適宜廣泛使用。因此,設計一款便攜式并行數字信號高速同步采集系統(tǒng),為大型電子設備的維護提供支持是十分必要的。
    此類檢測口信號采集中多通路、高采樣率的特性要求瞬時大量數據的高速緩存實現方法。文獻[3]以硬盤為存儲介質,采用DMA技術實現了接近6 MB/s的存儲速率。文獻[4],文獻[5],基于SoPC技術采用SDRAM作為存儲介質,相對硬盤存儲速度有了很大的提高。但是當通道數超過SDRAM數據位數時,SoPC的處理速度就會影響數據的存儲速度,適用于多通路同步采集。本文采用讀寫速度最高的SRAM作為存儲介質,并利用虛擬多個DMA通道的技術極大地提高了數據存儲速度,實現多路并行數字信號的高速同步采集。
1 系統(tǒng)整體設計
    采集系統(tǒng)采用了嵌入式技術達到便攜性的目的,由FPGA子系統(tǒng)和ARM子系統(tǒng)兩部分組成,如圖1所示。

    FPGA子系統(tǒng)接收ARM子系統(tǒng)的指令,完成數據的采集、緩存和發(fā)送功能。數字信號緩沖電路用于數字信號的電平轉換和驅動。輸入數字信號可能是TTL或CMOS電平,采用緩沖電路一方面減小對原電路的影響,另一方面將電平轉換為FPGA輸入所需的CMOS電平。FPGA子系統(tǒng)以Altera公司的EP1C12Q240C6芯片為核心,EP1C12Q240C6擁有12 060個邏輯單元以及173個用戶可使用IO,能充分滿足開發(fā)及調試中的要求。FPGA搭配SRAM采用DMA的方式實現數據的高速緩存,選用SRAM容量為1 MB,訪問時間為10 ns,利用SRAM訪問速度快的特點,可達到200 MB/s的數據訪問速率。同時,FPGA還實現了與ARM的通信接口,完成緩存數據的打包發(fā)送功能。
    ARM子系統(tǒng)實現數據的存儲和人機交互界面。采集到的數據可以通過ARM子系統(tǒng)以類似于邏輯分析儀的方式圖形化地呈現給用戶,方便用戶管理數據采集過程。
2 DMA高速數據緩存
    由于ARM系統(tǒng)通信速度的限制,要想避免數據的溢出,采集的數據需要先緩存到FPGA子系統(tǒng)的SRAM中。對于62路并行數據信號進行同步采集,采集頻率為5 MHz時,數據量達310 Mb/s,因而選用了DMA的方式來高速地緩存采集數據?;贔PGA系統(tǒng),數字信號首先在采樣時刻被存放到FPGA的寄存器中,并在2個連續(xù)采樣時刻之間的采樣間隔內將FPGA寄存器中的數據通過多個虛擬的DMA通道存儲到SRAM中。DMA高速數據緩存結構如圖2所示。

    采集系統(tǒng)選用了1片16 bit的SRAM,62路數字信號需要分為4組緩存入SRAM中,因而構建了4個DMA通道分時與SRAM連接。由于SRAM的訪問時鐘是FPGA系統(tǒng)中的最高時鐘,所以SRAM的訪問時鐘選用了系統(tǒng)時鐘。SRAM的訪問時間為10 ns,系統(tǒng)時鐘必須低于100 MHz,才能保證每次能將數據完整正確地寫入SRAM中。本FPGA系統(tǒng)選用了50 MHz的系統(tǒng)時鐘,這樣采樣時鐘頻率最高為5 MHz,一個采樣周期內的數據有10個系統(tǒng)時鐘周期的時間來處理。在FPGA系統(tǒng)的控制下,一個采樣周期內的10個系統(tǒng)時鐘有1個用于等待數據寫入FPGA寄存器,4個用于向SRAM寫入數據。數字信號并行采集的數據緩存時序如圖3所示。

    圖3中‘0’時刻為采樣時鐘上升沿,此時刻FPGA系統(tǒng)將并行的62路數字信號緩存入62 bit寄存器中。由于傳輸延時時間受系統(tǒng)布線和FPGA內部布局的影響,系統(tǒng)時鐘和采樣時鐘上升沿不一定是同步的,圖中‘0’時刻到‘2’時刻之間可能有1~2個系統(tǒng)時鐘周期,這段時間內,系統(tǒng)不動作等待采集信號可靠地寫入寄存器,這樣可以避免‘0’和‘1’時間間隔過小,采集的數據未完全寫入寄存器的情況。在之后的‘2’時刻至下一周期‘0’時刻,系統(tǒng)完成寫入SRAM的工作。其中‘2’時刻至‘3’時刻為第一寫入周期,系統(tǒng)將寄存器中的0 bit~15 bit寫入SRAM中;‘3’時刻至‘4’時刻為第二寫入周期,系統(tǒng)將寄存器中的16 bit~31 bit寫入SRAM中;‘4’時刻至‘5’時刻為第三寫入周期,系統(tǒng)將寄存器中的32 bit~47 bit寫入SRAM中;‘5’時刻至下一周期‘0’時刻為第四寫入周期,系統(tǒng)將寄存器中的48 bit~61 bit寫入SRAM中。這樣,同一采樣時刻的62通路的數字信號被分時地寫入SRAM中,信號保持真實的同步信息。此時,系統(tǒng)的數據緩存速率達310 Mb/s。
    上述方法中,‘5’時刻至下一周期‘0’時刻只進行了一次寫入,實際上這段時間可以容納6個寫入周期,時間并沒有被充分地利用。對其進一步擴展,將系統(tǒng)時鐘周期充分地利用,可以同時采集更多通路的信號,將第六到第十個系統(tǒng)時鐘周期也用于信號緩存,則可以同時緩存16×9=144路數字信號。這種情況下,系統(tǒng)的數據緩存速率可達720 Mb/s。
    考慮采用SRAM的極限訪問速率的情況,可以選用100 MHz的系統(tǒng)時鐘,這時系統(tǒng)的數據緩存速率可達1 520 Mb/s。
    選用的SRAM的數據寫入極限速率為1 600 Mb/s,此種方法的數據緩存速率達SRAM數據緩存極限的95%,實現了高速的數據緩存。
3 緩存數據重組織
    按照上述數據緩存的方法,同一通道的數據不是連續(xù)地存儲在SRAM中。SRAM中的數據存儲順序如圖4所示。圖中第一列表示SRAM地址,offset為數據存儲的初始地址偏移;第一行表示數據位,選用的SRAM中一個地址對應2字節(jié)數據,有16個數據位;剩余每個方格表示一個數據存儲單元,方格里的數字表示該單元用于存儲第幾通道的數據。

    定位一個通道的一位數據需要知道其對應的SRAM地址和位號。假設通道m(xù)的第i位數據由[addr(m,i),bit(m,i)]定位。分析SRAM中的數據存儲順序可知:
    addr(m,i)=offset+1+[(m-1)/16]+(i-1)×4;
    bit(m,i)=(m-1)%16。
    其中m=1,2,3,…,64;i=1,2,3,4,…。
    FPGA系統(tǒng)向ARM系統(tǒng)發(fā)送數據時,將同一通路的數據抽取出來,以一個字節(jié)為單位連續(xù)發(fā)送,所以需要對存儲的數據進行重組織。在FPGA系統(tǒng)中,使用6 bit變量dch[5:0]表示通道號,其中000000(b)表示通道1(m=1),000001(b)表示通道2(m=2),依此類推。數據位計數i使用N位變量bitcnt[N-1:0]來表示,其中N由存儲的總數據量決定,與通道號類似,全零表示i=1情況,1(b)表示i=2情況,依此類推。因而有:
    [(m-1)/16]=dch[5:4];
    (i-1)×4={bitcnt[N-1:0],00(b)};
    (m-1)%16=dch[3:0]。
    數據由FPGA中的變量定位表示為:
    addr=offset+1+{bitcnt[N-1:0],dch[5:4]};
    bit=dch[3:0]。
    FPGA系統(tǒng)根據以上公式將各個通道數據逐位地從SRAM中讀出,并移入移位寄存器中,從而把同一通路的數據以字節(jié)為單位連續(xù)地組織起來。
4 采集實驗結果
    為了進行測試,基于FPGA設計了專用信號發(fā)生器,產生62路數字信號用于測試。62路數字信號中包括4.07 kHz~520.8 kHz(50 MHz的96分頻)的TTL信號及恒高、恒低電平信號。
    由于數字信號通道數較多,這里以其中不包含恒高和恒低的9~12通道來說明采集精度,采集結果如表1。

    依此可知,各通道采集結果與輸入信號對應,說明個通道采集結果正確,本采集系統(tǒng)可靠。
    以某型雷達做為被測對象,系統(tǒng)進行了實際工作測試。采集性能如表2所示。

    本文介紹基于嵌入式技術的并行數字信號采集系統(tǒng)的設計,系統(tǒng)采用DMA技術實現了62路數字信號同步采集,用于某型雷達預留測試接口信號的采集,整體采集速率達310 Ms/s。利用本設計中提出的DMA方法,系統(tǒng)可以進一步擴展,從而實現128路數字信號同步采集,并使整體采集速率達1 520 Ms/s,此時SRAM的寫入速度已成為主要的限制。

本站聲明: 本文章由作者或相關機構授權發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內容真實性等。需要轉載請聯系該專欄作者,如若文章內容侵犯您的權益,請及時聯系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或將催生出更大的獨角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數字化轉型技術解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關鍵字: AWS AN BSP 數字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術公司SODA.Auto推出其旗艦產品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關鍵字: 汽車 人工智能 智能驅動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務中斷的風險,如企業(yè)系統(tǒng)復雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務連續(xù)性,提升韌性,成...

關鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據媒體報道,騰訊和網易近期正在縮減他們對日本游戲市場的投資。

關鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數據產業(yè)博覽會開幕式在貴陽舉行,華為董事、質量流程IT總裁陶景文發(fā)表了演講。

關鍵字: 華為 12nm EDA 半導體

8月28日消息,在2024中國國際大數據產業(yè)博覽會上,華為常務董事、華為云CEO張平安發(fā)表演講稱,數字世界的話語權最終是由生態(tài)的繁榮決定的。

關鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應對環(huán)境變化,經營業(yè)績穩(wěn)中有升 落實提質增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務引領增長 以科技創(chuàng)新為引領,提升企業(yè)核心競爭力 堅持高質量發(fā)展策略,塑強核心競爭優(yōu)勢...

關鍵字: 通信 BSP 電信運營商 數字經濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術學會聯合牽頭組建的NVI技術創(chuàng)新聯盟在BIRTV2024超高清全產業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現場 NVI技術創(chuàng)新聯...

關鍵字: VI 傳輸協議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯合招商會上,軟通動力信息技術(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關鍵字: BSP 信息技術
關閉
關閉