1 平衡放大器工作原理
平衡放大電路采用2個3 dB混合耦合器和2個射頻放大芯片構成對稱電路，通過隔離入射信號和反射信號，從而實現(xiàn)頻帶范圍內功率增益的平坦和降低輸入、輸出端口的駐波比，電路結構框圖如圖1所示[3]。
因為平衡放大電路中包含了3 dB耦合器，所以有必要先分析一下3 dB耦合器的傳輸特性。參考圖1來描述3 dB耦合器的傳輸特性：(1)如果射頻信號從1端口輸入其他端口連接匹配負載，則1端口入射的射頻信號的功率被平均分配到2端口和3端口輸出并且輸出信號的相位在2端口相對于3端口超前П/2，在4端口由于信號抵消而沒有功率輸出；(2)如果2端口和3端口輸入相同幅度的射頻信號，并且在相位上2端口的射頻信號超前3端口射頻信號П/2，則射頻功率在4端口輸出并且功率為輸入功率之和，在1端口由于信號抵消沒有功率輸出。
根據(jù)上述3 dB分支耦合器的傳輸特性，1端口入射的射頻信號經過3 dB耦合器后，被平均分配到2個放大器芯片T1和T2的輸入端口，其中2端口的射頻信號超前3端口П/2。假設2個放大電路的特性完全一致，則放大器芯片T1和T2反射的射頻信號幅度相同，反射信號將進入3 dB分支耦合器。由于反射信號在2端口的相位超前3端口П/2，按照3 dB分支耦合器的特性，合成功率在4端口輸出被50 Ω的匹配電阻吸收，而在1端口則沒有輸出。因此，即使2個放大電路在輸入端產生很大的反射，在平衡放大電路的射頻輸入端可以沒有射頻信號的反射，實現(xiàn)很低的輸入駐波系數(shù)。同理，經過放大電路后的輸出信號會在放大電路的輸出端口合成，而反射信號則被50 Ω的匹配電阻吸收，可以大幅度降低放大電路的輸出駐波系數(shù)。
2 放大器設計及優(yōu)化
2.1 設計指標
頻率范圍：902 MHz～928 MHz；輸入功率：19 dBm；輸出功率：32 dBm；增益：13 dB；增益平坦度≤±0.5 dB；二次諧波分量≤-30 dBc；輸入、輸出駐波比≤1.5。
2.2 器件的選擇
平衡功率放大器的設計需要2個3 dB正交耦合器和2個放大器芯片，由于電路結構完全對稱，所以上下2個放大器芯片完全相同。3 dB正交耦合器的選擇主要考慮其輸入、輸出駐波比。放大器芯片的選擇主要考慮其1 dB增益壓縮點。本設計選擇了Anaren公司的3 dB正交耦合器XC0900A-03。該耦合器工作頻段在811 MHz～1 000 MHz，駐波比都在1.5以下。放大器芯片為WJ公司的FP31QF，該放大器芯片的工作頻段為50 MHz～4 000 MHz，在915 MHz時1 dB壓縮點的輸出功率可達34 dBm。上述器件的特性指標都滿足設計要求，因此這些器件可以很好地應用在平衡功率放大器的設計中。
2.3 直流工作點的確定
在晶體管的技術參數(shù)中，半導體廠家通常會給出放大器芯片的直流工作電壓和電流。本設計的放大器芯片F(xiàn)P31QF采用技術參數(shù)給定的（Vds=9 V，Ids=450 mA）直流工作點來設計直流偏置電路。
2.4 直流偏置電路的設計
良好的直流偏置設計目標是選擇適當?shù)撵o態(tài)工作點，并在晶體管參數(shù)和溫度變化的范圍內，保持靜態(tài)工作點的恒定[4]。本功放采取先對直流供電并聯(lián)不同值的濾波電容用以濾除供電電壓中不同頻率的紋波，再通過射頻扼流圈把直流電壓饋入放大器。射頻扼流圈對直流相當于短路，對射頻信號相當于開路防止射頻信號泄露。實際中用電感代替射頻扼流圈能夠起到相同的作用。
2.5 匹配網絡的設計
本文的輸入、輸出匹配網絡是根據(jù)數(shù)據(jù)手冊給定的器件S參數(shù)，按照小信號放大器的設計方法來設計的[5]。由于平衡功率放大器的結構是完全對稱的，所以只需要對一個放大器芯片進行輸入、輸出匹配網絡的設計。
整個放大器的源阻抗和負載阻抗均按50 Ω設計[6]。首先，設計放大器芯片的輸入匹配。根據(jù)器件數(shù)據(jù)手冊給定，工作頻率為1 000 MHz時放大器芯片S11=0.9∠-160.54參數(shù)，采用集總參數(shù)匹配中的T型匹配網絡利用Smith圓圖把放大器芯片的S11匹配到50 Ω。其次，設計放大器芯片的輸出匹配網絡。根據(jù)數(shù)據(jù)手冊給定，工作頻率1 000 MHz時第二階放大器S22=0.49∠-162.14參數(shù)。采用集總參數(shù)匹配中的L型匹配網絡利用Smith圓圖把S22匹配到圓圖的中心。L型匹配網絡中的串聯(lián)電容直接放在放大器芯片輸出端，既起到隔直作用，又起到匹配作用。整個放大器的匹配網絡都是根據(jù)器件數(shù)據(jù)手冊提供的工作頻率在1 000 MHz時的S參數(shù)設計的，而放大器的實際中心工作頻率為915 MHz。之后會通過仿真優(yōu)化消除匹配網絡設計所帶來的誤差。
2.6 仿真優(yōu)化
選擇器件的S參數(shù)模型，采用Agilent公司的仿真軟件ADS2008對設計完成的整個平衡功率放大器進行仿真優(yōu)化。優(yōu)化目標設在902 MHz～928 MHz頻段內，放大器的增益平坦度≤±0.5 dB；輸入、輸出駐波比≤1.5。仿真優(yōu)化結果如圖2、圖3所示。
圖2中的m1表示在902 MHz～928 MHz頻段內，放大器最大增益偏離平均值0.05 dB，m2表示最小增益偏離平均值為-0.052 dB；圖3中的m3和m4分別表示在整個頻段內放大器的輸入駐波比最大為1.02，放大器的輸出駐波比最大為1.047。
仿真結果表明，整個工作頻段內放大器的增益平坦度≤±0.1，輸入、輸出駐波比≤1.1，完全滿足設計指標要求。
3 實際測試
電路板加工完成后，進行焊接。在焊接時，一定要注意放大器芯片和耦合器底部的散熱片與PCB板散熱片的充分接觸。如果散熱片沒有充分接觸，則會導致放大器芯片和耦合器的結溫過高，從而使放大器和耦合器不能正常工作。電路板焊接完成后，需對放大器進行實際的測試。
采用惠普公司的HP8594E頻譜分析儀對放大器的輸出功率、二次諧波分量參數(shù)進行測量。測試前需給放大器提供-1 V的柵極和9 V的漏極直流偏置電壓，使放大器正常工作。放大器的輸入端輸入一個頻率為922.375 MHz、功率為19 dBm的已調波信號。由于頻譜分析儀最大的輸入功率為30 dBm。為了防止頻譜儀的損壞，測試時頻譜儀的輸入端需加一個衰減器，衰減值應保證大于放大器額定輸出功率與頻譜儀最大輸入功率的差值。本設計使用了一個30 dB衰減器，測試結果如圖4、圖5所示。
圖4為放大器的輸出功率測試結果。由圖中的標記可以看出，在輸入功率為19 dBm、頻譜儀輸入端加30 dB衰減的條件下，放大器的輸出功率為2.67 dBm。由此可以推斷出放大器的實際輸出功率為32.67 dBm，同時可得放大器在該頻點的功率增益達13 dB。圖5為放大器的二次諧波分量測試結果。放大器的輸入頻率為922.375 MHz，則放大器的二次諧波頻率為1 845 MHz。圖中標記顯示在輸入功率為19 dBm，頻譜儀輸入端加30 dB衰減的條件下，放大器的二次諧波輸出功率為-38.33 dBm。二次諧波分量為放大器的二次諧波分量輸出功率減去基波分量輸出功率。由此可得二次諧波分量為-41 dBc。
由上述測試結果可得放大器的輸出功率為32.67 dBm，二次諧波分量為-41 dBc功率增益達到13 dB，完全滿足設計指標所要求的輸出功率32 dB、二次諧波≤-30 dBc、增益為13 dB。
本文在分析平衡功率放大器電路結構和工作原理的基礎上，清楚、直觀地演示了運用平衡放大技術來設計讀卡器末級功率放大器的過程。仿真和實際測試結果顯示，所設計的功率放大器實現(xiàn)了工作頻帶內低增益平坦度和良好的輸入、輸出駐波比等要求。
下載文檔
