0 引 言
    智能測(cè)量?jī)x器作為信息獲取工具，是一種集多個(gè)門(mén)類(lèi)、多種學(xué)科技術(shù)于一體的復(fù)雜有機(jī)體。隨著測(cè)試技術(shù)、計(jì)算機(jī)技術(shù)和大規(guī)模集成電路技術(shù)的飛速發(fā)展，現(xiàn)代智能測(cè)量?jī)x器不但對(duì)功能、性能、精度和指標(biāo)的要求越來(lái)越高，而且對(duì)系統(tǒng)可靠性、可維修性的要求也越來(lái)越高。因此，這就要求測(cè)量?jī)x器具有完備的內(nèi)建測(cè)試(build intest，BIT)功能以及自我調(diào)節(jié)和補(bǔ)償能力，以使測(cè)量?jī)x器系統(tǒng)本身具備測(cè)試、診斷和故障定位的能力以及適應(yīng)各種環(huán)境、溫度和器部件性能變化的能力。
    但是，智能測(cè)量?jī)x器要具備這些測(cè)試、診斷以及調(diào)節(jié)、補(bǔ)償能力，必須首先對(duì)整個(gè)測(cè)量?jī)x器工作狀態(tài)進(jìn)行監(jiān)測(cè)，然后通過(guò)對(duì)這些節(jié)點(diǎn)的狀態(tài)進(jìn)行分析和處理，從而進(jìn)行進(jìn)一步的故障定位或調(diào)節(jié)補(bǔ)償。這些狀態(tài)主要包括環(huán)境溫度以及電路板上各關(guān)鍵電路節(jié)點(diǎn)的電壓、電流、功率等，由于都是模擬量，故常稱(chēng)這些分布在電路板上的觀測(cè)節(jié)點(diǎn)為模擬節(jié)點(diǎn)?？梢?jiàn)，對(duì)智能測(cè)量?jī)x器工作環(huán)境以及各關(guān)鍵節(jié)點(diǎn)模擬量的檢測(cè)是智能測(cè)量?jī)x器內(nèi)建測(cè)試以及調(diào)節(jié)補(bǔ)償?shù)那疤岷突A(chǔ)，也是智能測(cè)量?jī)x器可測(cè)性設(shè)計(jì)的重要一環(huán)，需要認(rèn)真對(duì)待。
    下面介紹一種基于串行總線的智能測(cè)量?jī)x器模擬節(jié)點(diǎn)信號(hào)監(jiān)測(cè)電路的沒(méi)計(jì)思想和設(shè)計(jì)方法。

1 模擬節(jié)點(diǎn)信號(hào)監(jiān)測(cè)設(shè)計(jì)原理
    典型的電路板模擬節(jié)點(diǎn)監(jiān)測(cè)電路通常由信號(hào)檢測(cè)通道、信號(hào)調(diào)理電路、多路選擇開(kāi)關(guān)、采樣／保持電路、A／D轉(zhuǎn)換電路以及處理器接口和控制邏輯等構(gòu)成，如圖1所示。

    信號(hào)檢測(cè)通道主要用來(lái)探測(cè)電路板上各探測(cè)點(diǎn)的溫度、電流、電壓等模擬量，通常針對(duì)不同探測(cè)對(duì)象而使用不同的傳感器、檢波器或相關(guān)電路將待檢測(cè)信號(hào)轉(zhuǎn)換成一定的電流或電壓信號(hào)。
    信號(hào)調(diào)理電路是為了保證A／D轉(zhuǎn)換的精度而在模擬輸入信號(hào)進(jìn)入A／D轉(zhuǎn)換器之前首先進(jìn)行的必要處理，以有效濾除不需要信號(hào)的影響，改善信號(hào)質(zhì)量，提高信噪比，增強(qiáng)信號(hào)的抗下擾能力，保證輸入信號(hào)符合A／D轉(zhuǎn)換器并處于其最佳轉(zhuǎn)換范同。信號(hào)調(diào)理所采用的技術(shù)通常包括增謐放大、衰減、濾波、整流、檢波信號(hào)轉(zhuǎn)換等。多路開(kāi)關(guān)是為了簡(jiǎn)化電路和降低成本而保證多個(gè)模擬節(jié)點(diǎn)共用同一個(gè)A／D轉(zhuǎn)換器而設(shè)計(jì)，以方便通過(guò)軟件實(shí)現(xiàn)對(duì)某一路模擬艟的轉(zhuǎn)換。多路開(kāi)關(guān)常用的有機(jī)械觸點(diǎn)式和電子式2種，通常需要根據(jù)通道數(shù)目、輸入方式(單端還是差分輸入)、電平高低、切換時(shí)間及穩(wěn)定時(shí)間、通路問(wèn)所允許的最大串繞誤差以及控制方式等加以綜合考慮選擇。
    當(dāng)模擬節(jié)點(diǎn)輸入信號(hào)的頻率較高時(shí)，為減小A／D轉(zhuǎn)換的孔徑誤差常設(shè)計(jì)使用采樣／保持電路。采樣保持器通常根據(jù)輸入信號(hào)范圍、輸入信號(hào)變化率、采樣開(kāi)關(guān)切換速度以及采樣誤差的允許范圍等選擇。如果輸入模擬信號(hào)頻率較低，A／D轉(zhuǎn)換相對(duì)足夠快或A／D集成了采樣保持器時(shí)則可以省略采樣保持器的設(shè)計(jì)。
    A／D轉(zhuǎn)換器足模擬輸入通道的關(guān)鍵器件，用來(lái)將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，以便由處理器進(jìn)行一系列的后續(xù)處理。A／D轉(zhuǎn)換器件種類(lèi)很多，選擇時(shí)需綜合考慮分辨力、轉(zhuǎn)換精度、轉(zhuǎn)換速度和功耗等指標(biāo)。一般地，A／D轉(zhuǎn)換器位數(shù)選取應(yīng)根據(jù)被測(cè)電路的模擬輸入信號(hào)的變化范圍和A／D轉(zhuǎn)換器量化誤差及量化噪聲等綜合考慮。

2 基于串行總線的模擬節(jié)點(diǎn)信號(hào)監(jiān)測(cè)設(shè)計(jì)
    現(xiàn)代測(cè)量?jī)x器智能化程度和性能指標(biāo)越來(lái)越高，越來(lái)越多地使用軟件進(jìn)行性能指標(biāo)的調(diào)節(jié)、校準(zhǔn)和補(bǔ)償，同時(shí)越來(lái)越多地需要實(shí)時(shí)監(jiān)測(cè)整個(gè)儀器的工作狀態(tài)，以提高系統(tǒng)的町靠性，故對(duì)模擬節(jié)點(diǎn)數(shù)量需求越來(lái)越大。此外，現(xiàn)代智能測(cè)量?jī)x器正迅速向低功耗、低成本、小體積、高性能、高速率方向發(fā)展，電路集成度越來(lái)越大，成本越來(lái)越低，尺寸越來(lái)越小，頻率也越來(lái)越高。作為測(cè)量?jī)x器的輔助支撐電路，如何在滿(mǎn)足功能和性能的前提下盡可能減少電路板面積占用、減小對(duì)其他電路的電磁干擾等影響，一直是設(shè)計(jì)者不斷追求的目標(biāo)?？梢?jiàn)，基于并行總線的傳統(tǒng)模擬節(jié)點(diǎn)信號(hào)監(jiān)測(cè)設(shè)計(jì)思想已經(jīng)不能滿(mǎn)足需要。
    隨著串行總線接口技術(shù)的誕生和不斷成熟，其簡(jiǎn)單的接口、較高的數(shù)據(jù)傳輸效率、靈活的互聯(lián)方式以及其可擴(kuò)展性能力使得在電子領(lǐng)域及測(cè)試領(lǐng)域得到迅速推廣和應(yīng)用。與并行接口相比，串行接口減少了引腳數(shù)目，降低了接口沒(méi)計(jì)的復(fù)雜性，減小了電磁輻射和體積。
    串行接口通常提供全雙工同步操作，數(shù)據(jù)以位為單位進(jìn)行串行輸入輸出。各元器件生產(chǎn)廠家紛紛推出了基于串行總線的器件，越來(lái)越多的處理器也開(kāi)始集成相應(yīng)的串行通信接口，并兼容一些流行的串行總線。因此，在精度、速度、分辯力等指標(biāo)許可的前提下，選擇多通道以及具有采樣保持器串行ADC以及其他串行器件搭建基于串行總線的測(cè)量?jī)x器模擬節(jié)點(diǎn)方案無(wú)疑是一種理想的選擇?；谶@種串行總線的模擬節(jié)點(diǎn)電路設(shè)計(jì)如圖2所示。

    在智能測(cè)量?jī)x器中，模擬節(jié)點(diǎn)通常分布于儀器的各個(gè)電路板和功能模塊，而每塊電路板和功能模塊又可能包括多個(gè)模擬探測(cè)節(jié)點(diǎn)。
    為此，在設(shè)計(jì)中往往根據(jù)模擬節(jié)點(diǎn)的數(shù)量選擇使用一片或多片多通道串行A／D芯片(如AD公司的AD7812等)構(gòu)成每塊電路板或功能模塊的模擬輸入通道，而不同電路板或功能模塊上的串行設(shè)備均掛接在同一串行總線上，由處理器通過(guò)控制總線及譯碼邏輯來(lái)選擇相應(yīng)的模擬輸入通道并控制相應(yīng)串行設(shè)備的工作。此外，在具體的設(shè)計(jì)中，往往還可以利用串行總線進(jìn)行一些輔助電路設(shè)計(jì)：如利用一些串行D／A轉(zhuǎn)換器構(gòu)成模擬輸出通道，以根據(jù)需要產(chǎn)生合適的模擬信號(hào)，實(shí)現(xiàn)對(duì)電路板相關(guān)電路的校準(zhǔn)與補(bǔ)償；設(shè)計(jì)掛接一些串行E2PROM存儲(chǔ)器，用來(lái)存儲(chǔ)相關(guān)通道的校準(zhǔn)與補(bǔ)償參數(shù)，等等。如圖3所示。

3 基于串行總線的模擬節(jié)點(diǎn)信號(hào)監(jiān)測(cè)設(shè)計(jì)要點(diǎn)
3．1 串行總線連接
    目前，世界各主要半導(dǎo)體制造商提交了多種不同的串行協(xié)議，比較典型的有以Motorola公司為代表的SPI(se-rial peripheral interface：串行外圍設(shè)備接口)、以Philips公司為代表的I2C(Inter IC)以及國(guó)家半導(dǎo)體公司為代表的MICROWIRE總線(微總線)等。其中，SPI是一種高速4線同步串行外設(shè)接口總線，1條用于串行移位時(shí)鐘SCK，1條用作從使能信號(hào)(SS)，另外2條數(shù)據(jù)線分別用于數(shù)據(jù)的收發(fā)(MISO和MOSI)，采取主從式通信方式、全雙工傳輸。傳輸速率由主控設(shè)備編程決定，可選擇移位
率、主從模式以及時(shí)鐘的極性和相位等；I2C總線是一種用雙向2線串行總線，1條串行數(shù)據(jù)線(SDA)和1條串行時(shí)鐘線(SCL)，采用主從方式的同步通信方式，在通信過(guò)程通過(guò)地址確定通信對(duì)象，每個(gè)I2C器件都有一個(gè)唯一的地址，每個(gè)器件既可發(fā)送也可接收，是1種多主總線；MI-CROWIRE總線是一種3線同步串行接口總線，1條時(shí)鐘線(SK)和2條數(shù)據(jù)收發(fā)線(SO和SI)。
    串行總線引腳較少，連接非常簡(jiǎn)單?？谇?，很多處理器都直接集成了前述的串行總線接口，可以直接與相應(yīng)接口的串行設(shè)備相連。而在一些高端處理器巾，更是提供了更加靈活的可編程串行接口，如Motorola公州高端DSP處理器大都集成了可編程SSI串行同步通信接口，而TI公司的高端DSP處理器大都集成了可編程McBSP多通道緩沖串行接口，這接口不但具有與標(biāo)準(zhǔn)串行接口相同的基本功能，還可配置成通用輸入輸出(GPIO)接口，因此可以方便地與SPI、I2C和MICROWIRE等兼容設(shè)備直接連接。
    以McBSP多通道緩沖串行接口為例：通過(guò)配置McB-SP的工作模式，McBSP可兼容SPI、MICROWIRE等協(xié)議通信。當(dāng)McBSP被配置為時(shí)鐘停止模式時(shí)，可兼容SPI和MICROWIRE總線協(xié)議，此時(shí)發(fā)送器和接收器在內(nèi)部是同步的，故可將McBSP作為SPI主設(shè)備或從設(shè)備。當(dāng)設(shè)置McBSP為主設(shè)備時(shí)，可將發(fā)送數(shù)據(jù)幀時(shí)鐘(FSX)用作SPI從設(shè)備使能信號(hào)(即SS)，而將發(fā)送數(shù)據(jù)位時(shí)鐘(CLKX)用作SPI協(xié)議中串行時(shí)鐘信號(hào)(SCK，MI-CROWIRE沒(méi)備的SK)。當(dāng)連接I2C設(shè)備時(shí)，可將McBSP配置成GPIO模式，將McBSP的CLKX和FSX與I2C總線設(shè)備的SCL和SDA相連，利用軟件模擬I2C總線協(xié)議。McBSP為主沒(méi)備時(shí)，幾種通信模式下的典型連接關(guān)系如圖4所示。

    在智能測(cè)量?jī)x器中，通常選擇處理器為主設(shè)備，而將各串行器件作為從設(shè)備，因此大都采取上述連接方式。針對(duì)不同的處理器，其連接方式略有不同。而對(duì)沒(méi)有提供相應(yīng)串行通信接口的處理器，也可以按照串行設(shè)備的工作時(shí)序來(lái)通過(guò)GPIO接口編程或利用可編程邏輯器件進(jìn)行模擬實(shí)現(xiàn)。
3．2 通道擴(kuò)展與多片連接
    現(xiàn)代智能測(cè)量?jī)x器電路板模擬節(jié)點(diǎn)數(shù)量很多，而且往往還需要利用串行總線構(gòu)建模擬輸出通道和存儲(chǔ)系統(tǒng)，這就需要在同一套串行總線上設(shè)計(jì)掛接多片乃至多種不同型號(hào)、不同總線形式的串行器件。如圖5所示。

    不同串行設(shè)備的工作時(shí)序不盡相同，為保證處理器與串行設(shè)備之間的通信需要對(duì)串行總線通道進(jìn)行必要的初始化設(shè)置。這些設(shè)置主要包括設(shè)備的主從模式(通常設(shè)置處理器為主設(shè)備)、移位率、時(shí)鐘極性和相位等屬性對(duì)利用GPIO接口編程模擬串行總線的應(yīng)用，還需要根據(jù)串行器件的時(shí)序特點(diǎn)編程設(shè)置相應(yīng)的輸出／輸出管腳和工作時(shí)序。
    串行ADC通常通過(guò)其內(nèi)置控制寄存器以控制字的方式來(lái)實(shí)現(xiàn)一系列的控制操作，如采樣模式、參考選擇、通道選擇以及A／D轉(zhuǎn)換等。針對(duì)擬選擇的模擬節(jié)點(diǎn)，通過(guò)軟件控制相關(guān)電路完成信號(hào)調(diào)理后，對(duì)鎖存器相應(yīng)位進(jìn)行操作來(lái)選擇相應(yīng)的串行ADC工作，利用串行總線向串行ADC寫(xiě)入控制字來(lái)啟動(dòng)對(duì)指定模擬節(jié)點(diǎn)信號(hào)的轉(zhuǎn)換操作(如果支持軟件啟動(dòng))。
    處理器通過(guò)串行總線接口讀取轉(zhuǎn)換數(shù)據(jù)，進(jìn)行必要的運(yùn)算和處理后獲得模擬節(jié)點(diǎn)監(jiān)測(cè)信號(hào)的真實(shí)結(jié)果，從而進(jìn)行相應(yīng)的操作和處理。
    在具體的編程中，串行總線應(yīng)根據(jù)串行ADC的具體總線接口形式和時(shí)序特點(diǎn)進(jìn)行設(shè)置，這一點(diǎn)務(wù)必注意，以免無(wú)法建立通信連接。不同串行ADC的讀寫(xiě)時(shí)序不盡相同，編程時(shí)需要格外注意。此外，通過(guò)串行總線進(jìn)行讀寫(xiě)操作時(shí)，需要根據(jù)讀寫(xiě)數(shù)據(jù)的位數(shù)保證足夠的時(shí)鐘個(gè)數(shù)，以免無(wú)法正常讀寫(xiě)。
    對(duì)于掛接在總線的其它設(shè)備的控制操作，可根據(jù)具體設(shè)備的特點(diǎn)，參考類(lèi)似的方式予以編程實(shí)現(xiàn)。

4 結(jié)束語(yǔ)
    基于串行總線的模擬節(jié)點(diǎn)設(shè)計(jì)方案不但實(shí)現(xiàn)簡(jiǎn)單，成本低廉，而且還具有電磁輻射小、體積小、可擴(kuò)展能力強(qiáng)等優(yōu)點(diǎn)，可以方便、靈活地根據(jù)實(shí)際電路的需求進(jìn)行通道擴(kuò)展?；谶@種設(shè)計(jì)思想的軟硬件方案已經(jīng)在筆者所從事的系統(tǒng)中已經(jīng)得到廣泛應(yīng)用，并取得了令人滿(mǎn)意的效果。