以有源電感為負(fù)載的CMOS寬帶LNA設(shè)計
關(guān)鍵詞：有源電感，CMOS，寬帶低噪聲放大器
一、前言：
隨著RF通信系統(tǒng)市場的增長，越來越多的RF器件用MOS工藝實(shí)現(xiàn)，包括電感和電容。就電感而言，目前的多數(shù)研究集中于片上無源電感的實(shí)現(xiàn)和建模。 無源電感大多用來獲得較好的匹配和功率增益[1]，盡管通過使用立體電感或是微機(jī)電工藝可以克服片上無源電感的低Q等缺點(diǎn)，卻無法解決其占用面積過大的缺點(diǎn)。在低噪聲放大器中，一個1～2nH的電感所占用的面積可能超過其余全部有源器件所占面積之和。而且，一個良好片上無源電感的實(shí)現(xiàn)常常要求一些特殊工藝，難以與主流的數(shù)字MOS工藝兼容。因此，在噪聲要求并非十分嚴(yán)格而對面積和價格更為關(guān)注的情況下，采用有源電感是一種不錯的選擇。
在片上實(shí)現(xiàn)有源電感的研究已經(jīng)進(jìn)行多年，有源電感主要用于帶通濾波器和低噪聲放大器部分。但因?yàn)樵肼?、電感Q值低以及功耗等問題，有源電感在低噪聲放大器中的應(yīng)用亦不多見，主要還處于研究階段。Jhy-Neng Yang等在2001年提出了一種改進(jìn)的高Q值有源電感[2]，解決了Q值及功耗問題。然而卻有S11與S21峰值重疊的問題。在Jhy-Neng Yang等人于2003年提出的高Q值有源電感為負(fù)載的寬帶LNA中[3]，盡管解決了S11與S21峰值重疊的問題，卻大大增加了噪聲（達(dá)到8dB）。本文基于以上兩文的研究，對有源電感作了改進(jìn)，設(shè)計了一個基于CMOS工藝的以有源電感為負(fù)載的寬帶低噪聲放大器，在滿足功耗及增益指標(biāo)的情況下解決了S11與S21峰值重疊的問題并得到較好的噪聲指標(biāo)（不超過5dB）。
文章第二部分介紹有源電感的設(shè)計原理，第三部分介紹以有源電感為負(fù)載的寬帶低噪聲放大器的設(shè)計，最后給出所設(shè)計電路與已有的電路的性能參數(shù)比較。
二、有源電感原理
圖1：有源電感原理圖 圖2：改善增益的有源電感
目前對CMOS有源電感的等效模型的研究已較多。典型的簡單的級聯(lián)CMOS有源電感如圖1所示。此電路利用了器件的寄生參數(shù)。分析電路的等效小信號模型，可得[4]：
為了提高電路的增益并增加帶寬，考慮在M1上級聯(lián)一個MOS管。得到圖2。此外亦有另外增加一個M4以增加Q值的調(diào)節(jié)度的方法，如圖3。但是，不論使用何種結(jié)構(gòu)，其電感等效電路都等效于圖4。
其中：
寄生電阻主要由M2決定。
三、以有源電感為負(fù)載的低噪聲放大器的設(shè)計
為了得到性能指標(biāo)較好的以有源電感為負(fù)載的LNA，本文對Jhy-Neng Yang等人提出的有源電感形式進(jìn)行了改進(jìn)。文獻(xiàn)[2]以差分形式的電感取得更好的增益，而文獻(xiàn)[3]是以單端電感形式實(shí)現(xiàn)了LNA的設(shè)計。為在較好的噪聲系數(shù)下分離S11與S21的峰值，本文提出了不對稱的雙端有源電感形式。
LNA的可選構(gòu)架包括共柵結(jié)構(gòu)和共源結(jié)構(gòu)。由于這里要設(shè)計的是寬帶LNA，并使其面積盡可能小，因此我們依然選擇了共柵結(jié)構(gòu)。
一般LNA的輸入源（如微帶天線，傳輸線）的輸出阻抗為50歐。為獲得最大功率且不在電路中產(chǎn)生反射，即得到最小S11及VSWR，LNA的輸入阻抗應(yīng)為50歐。對于共柵放大器：源端輸入阻抗為1/gm。那么只要選擇適當(dāng)?shù)钠骷叽绾推秒娏?，共柵放大器就可獲得50歐源端輸入阻抗。
圖5：設(shè)計的有源電感為負(fù)載的寬帶LNA
以有源電感為負(fù)載的LNA如圖5所示。對于圖5電路，MINPUT完成輸入功能。M1～M5、MININ和MTL實(shí)現(xiàn)有源電感。M3和M4主要影響增益，而其中M5反饋系統(tǒng)的增加可以降低電感的寄生電阻值，有益于輸入輸出的50歐姆匹配，而M1～M4則有利于對電感各項參數(shù)，如Q值和帶寬等進(jìn)行調(diào)節(jié)，但同時更對輸入輸出的匹配產(chǎn)生影響，適當(dāng)調(diào)節(jié)其柵寬，可以改善S參數(shù)并分離S21和S11的峰值。MS2和MSF作為輸出緩沖，完成輸出阻抗變換。RL為50歐負(fù)載。而MS1與MS2都與輸入端相連，對輸入阻抗產(chǎn)生影響。其中MS1作為輸入管MINPUT的偏置，對功耗影響很大。設(shè)計時必須在功耗及S參數(shù)值間取得折中。
四、仿真結(jié)果
采用0.35um工藝對電路進(jìn)行仿真。得出仿真結(jié)果如圖6所示。可以看出，本文提出的設(shè)計成功的分離了S11與S21的峰值點(diǎn)。S11的峰值基本被抑制，波形與一般的共源結(jié)構(gòu)LNA的S11的波形相似，且在整個通帶內(nèi)都滿足S11<-10dB的要求。而S22盡管在2GHz處出現(xiàn)峰值，卻在依然整個通帶內(nèi)保持在-13dB以下。與此同時，LNA的噪聲系數(shù)在3dB帶寬內(nèi)保持在3.6至4.9dB，大大優(yōu)于文獻(xiàn)[3]中的8dB值，基本滿足寬帶LNA的要求。而電路的功耗亦保持在20mW，與文獻(xiàn)[3]中的功耗相當(dāng)。將仿真結(jié)果與國際上一些已完成項目做比較，如表1。
圖6：寬帶LNA仿真結(jié)果
表1：LNA性能參數(shù)比較
|
|
NF/dB |
S11/dB |
S21/dB |
有源電感 |
3dB帶寬/GHz |
工藝/um |
功耗/mW |
|
本文 |
3.6~4.9 |
-12~-17 |
10 |
是 |
1.1 |
0.35 |
20 |
|
文獻(xiàn)[5] |
2.1 |
-4~-5 |
15~12 |
否 |
1 |
0.18 |
23.2 |
|
文獻(xiàn)[6] |
4.8 |
-16 |
8 |
否 |
0.8 |
0.24 |
10 |
|
文獻(xiàn)[7] |
3 |
-6~-12 |
8-4 |
否 |
1 |
0.35 |
20 |
|
文獻(xiàn)[8] |
3.9~4.3 |
-15.11~-18 |
16.4~16.98 |
否 |
1.7 |
0.18 |
21 |
|
文獻(xiàn)[9] |
3.9 |
-7~-16 |
28 |
否 |
1.4 |
0.13 |
3.9 |
|
文獻(xiàn)[10] |
2 |
|
19.2 |
是 |
窄帶 |
0.3 |
40.8 |
|
文獻(xiàn)[3] |
8 |
-17 |
20 |
是 |
1 |
0.25 |
18 |
五、結(jié)論：
本文設(shè)計了一種以有源電感為負(fù)載的寬帶低噪聲放大器，采用有源電感代替片上螺旋電感，大大縮小了芯片面積。在權(quán)衡各項指標(biāo)的情況下得到較為理想的性能參數(shù)，并得到HSPICE仿真結(jié)果論證。S21達(dá)到10dB，電壓增益為17dB。在3dB帶寬內(nèi)，S11在-12~-17之間，NF在3.6至4.9之間。通帶的反向隔離大于40dB，S21亦在－14dB以下。
【參考文獻(xiàn)】
[1] 陳偉，劉和光．基于Matlab的RF系統(tǒng)阻抗匹配設(shè)計［J］．微計算機(jī)信息，2006，4-2：116-117。
[2] J.N. Yang, Y. Ch. Cheng, T. Y. Hsu et. Al, “A 1.75GHz Inductor-less CMOS Low Noise Amplifier With High-Q Active Inductor Load”, Circuits and Systems,2001. Vol. 2, Page(s):816-819.
[3] J.N. Yang, Y.Ch Cheng; Chen-Yi Lee; “A design of CMOS broadBand amplifier with high-Q active inductor”, System-on-Chip for Real-Time Applications, 2003. Proceedings. The 3rd IEEE International Workshop on 30 June-2 July 2003 Page(s):86 - 89
[4] A. Thanachayanont and A. Payne, “VHF CMOS integrated active inductor,” IEEE Electron. Lett., 1996.vol. 32, (11),pp. 999-1000.
[5] M. Madihian, H. Fujii. H. Yoshida, H. Suzuki, and T. Yamazaki, “A 1~10GHz 0.18 um CMOS Chipset for Multi-Mode Wireless Applications,” IEEE Microwave Symposium Digest, 2001.vol. 3, pp. 1865-1868.
[6] D. Mukhejee, J. Bhattacharjee, S. Chakrahony, and J.Laskar, “A 5-6GHz Fully-Integrated CMOS LNA for a Dual-Band WLAN Receiver,” IEEE Radio and Wireless Conference,2002. pp. 213-215.
[7] T. P. Liu, “5GHz CMOS Radio Transceiver Front-End Chipset,” IEEE Journal of Solid-State Circuits, 2000.vol. 35, (12),pp.1927-1933.
[8] Vishwakarma, S.; Sungyong Jung; Youngjoong Joo; “Ultra wideband CMOS low noise amplifier with active input matching”, Ultra Wideband Systems, 2004. Joint with Conference on Ultrawideband Systems and Technologies. Joint UWBST & IWUWBS. 2004 International Workshop on 18-21 May 2004 Page(s):415 - 419
[9] Gaubert, J.; Egels, M.; Pannier, P.; Bourdel, S.; “Design method for broadBand CMOS RF LNA”, Electronics Letters, 2005.Vol.41, (7), Page(s):382 – 384.
[10] Pascht, A.; Fischer, J.; Berroth, M.; “A CMOS low noise amplifier at 2.4 GHz with active inductor load”, Silicon Monolithic Integrated Circuits in RF Systems, 2001. Digest of Papers. 2001 Topical Meeting on 12-14 Sept. 2001 Page(s):1 – 5.
下載文檔
