這里僅以ＴＱ６１２２芯片在背景信號發(fā)生器的應用為例，介紹ＴＱ６１２２在工程實踐中的應用。ＴＱ６１２２輸入的數字信號要嚴格同步，這樣才能保證Ｄ／Ａ轉換器輸出的準確性和精度，８位數據位的同步可通過時延控制芯片來調整。ＴＱ６１２２模擬信號輸出電壓可通過負載進行調解，一般可選取典型值為５０Ω。

本設計中，Ｄ／Ａ轉換器的模擬輸出為差分信號，其中正端信號作為本級的輸出送入頻率綜合器進行混頻，負端信號送到一塊檢測電路板進行本級的信號檢測，以便在沒有示波器的情況下對系統(tǒng)進行大致的測試。

ＴＱ６１２２的使用非常靈活方便，它只需一塊電壓基準芯片和一塊運算放大器以及少量的外圍電路即可。這兩塊集成電路的主要用途是為數摸轉換芯片產生參考電壓。具體電路如圖３所示。

在圖３中參考電壓的精度、穩(wěn)定度和抖動對產生的模擬信號精度、穩(wěn)定度和抖動有很大的影響。ＭＣ１４０３是ＯＮＳＥＭＩ公司生產的電壓基準芯片，該芯片的性能完全可以滿足ＴＱ６１２２對參考電壓的要求。電壓基準ＭＣ１４０３的輸出與芯片的反饋輸出Ｖｓｅｎｓｅ通過運算放大器ＭＣ３４０７１構成的負反饋電路可以將ＶＲＥＦ很好的穩(wěn)定在－４Ｖ，從而可進一步減小外部電源細微變化的影響，從而確保輸出模擬信號的精度和穩(wěn)定度。

該Ｄ／Ａ轉換器輸出的模擬信號通過濾波電路可濾除Ｖ／ＵＨＦ波段以外的雜波信號，采用ＭＩＮＩ公司生產的ＰＬＰ－９０低通濾波器可抑制６０ｄＢ以上的帶外雜波。ＰＬＰ－９０是一種高性能的低通濾波器，９０ＭＨｚ以下的信號均可通過。

４　應用中的幾個問題

所有的電源穩(wěn)壓模塊的輸入輸出都要通過三重濾波，以分別濾除高頻、中頻和低頻三重雜波，保證電源不帶任何干擾，同時在芯片電源輸入時，要進行電源去耦。另外，模擬電源、數字電源、時鐘電源都要采用０．０１μＦ的電容來對各自的地進行旁路去耦。去耦電容應盡量靠近芯片電源的輸入端，最好采用表面貼裝元件以減小引線帶來的干擾，且電容和芯片應在同一層面上，以減少寄生電感和電容。

數字地、模擬地、時鐘地應分別連接，以減少相互間的干擾。數字地、模擬地、時鐘地在電源輸入端可采用磁珠進行單點連接，以避免各地間的相互干擾。此外，模擬電源、數字電源在電源接入端也必須用磁珠進行隔離，以避免電源間的干擾。

根據分布參數的網絡理論，高速電路與其連線間的相互作用是決定性因素，在系統(tǒng)設計時不能忽略。隨著門傳輸速度的提高，在信號線上的反射有可能相應增加，相鄰信號線之間的串擾也將成比例地增加。為了解決反射和串擾問題，在ＥＣＬ電路的 系統(tǒng)設計中，一般采用傳輸線阻抗匹配（端接）法和屏蔽隔離等來使傳輸信號的完整性得到保證。常用的端接方法有并聯(５０Ω接到－２Ｖ)、串聯（５０Ω接到ＶＥＥ）、組合（８２Ω接到ＶＣＣ,１３０Ω接到ＶＥＥ）三種。在設計時應特別注意：不要使Ｄ／Ａ轉換板上的信號速率太高，同時信號種類也比較多，因此，筆者設計時采用了四層板來對重要信號線進行屏蔽，從而減少了信號間的串擾。其中上下兩層走微帶線并嚴格控制阻抗匹配。高速數字信號端在連接時不能單純采用主動并行端接技術，否則不能保證高速信號的完整性，因而要對主動并行端接技術進行改進，并應對偏移電壓進行電源濾波。此板中的偏移電壓為－２Ｖ，設計時應在－２Ｖ電源的端接處加一個０．０１μＦ的濾波電容,以保證高速信號不受板中時鐘的干擾，從而保證輸出模擬信號的準確度。