圖2.17說明了地彈的情形。設想一個TTL D型八觸發(fā)器,由單一時鐘輸入,驅動一組32個存儲器的芯片組,以每條輸入線5PF計算,每條地址線的負載為160PF。假設進入D觸發(fā)器輸入點的數(shù)據(jù)建立時間較長而保持時間較短,圖2.17
圖2.16描繪了一個理想邏輯器件管芯引線連接的四引腳雙列直插式封裝器件。包含一個發(fā)送電路和一個電路。發(fā)送電路是推拉輸出電路,而事實上任何構造的電路在高速情況下都同樣會出現(xiàn)這一問題。假定輸出驅動器的開關B剛剛
電壓容限是邏輯驅動器的保證輸出與邏輯接收器在最壞的情況下的靈敏度之間的差值。工作基于接收電壓的邏輯系列產(chǎn)品都有電壓容限,如同光學邏輯器件有光子容限,或者機械設備在BABBAGE引擎中有機械聯(lián)運容限一樣。圖2.1
數(shù)字信號主要的頻率分量都位于它的轉折頻率以下。轉折頻率FKNEE與脈沖上升時間TR相關,而與傳播延遲、時鐘速率或轉換頻率無關:信號傳播的整個路徑,包括器件封裝、電路板布局以及連接器等,如果要它們正確地分發(fā)轉換
理論上的數(shù)字邏輯設計重點關注的是邏輯門電路的傳播延遲。相比之下,高頻電子工程中的許多實際的問題通常只取決于一個更細微的指標:最小輸出轉換時間。圖2.13舉例說明了這一差別。較快的轉換時間會導致返回電流,串
消耗在端接電阻、下拉電阻以及其他偏置電阻上的功率使得電源總功率的負荷增加了,同時還增加了冷卻的要求?!隘B加偏置電流產(chǎn)生的動態(tài)功耗”文中解決了電路驅動外部負載的功耗問題。這一節(jié)將計算那些消耗在負載上的功
電流源輸出電路具有線性的優(yōu)勢,通常在一些專門的總路線應用中采用。當驅動一個長的總線時,其電流輸出自然而然地相互疊加,與電壓源輸出中非線性方式的相互影響形成鮮明對比。由于這些電路被設計線性甲類放大器,驅
用來計算TTL集電極開路輸出電路靜態(tài)功耗的公式如下:其中:VT=上拉電阻的有效端接電壓 R=端接電阻的有效值 VHI=高電平輸出(通常等于VT) VLO=低電平輸出 VEE=輸出晶體管的射極(或源極
圖2.9舉例說明了一個ECL或GAAS射極跟隨器輸出電路。該電路在HI和LO兩個狀態(tài)都有電流流過。對于10KH和10G產(chǎn)品系列,兩者的邏輯HI和LO輸出電壓都是相近的,盡管不同的ECL和GAAS射極耦合邏輯系列在溫度軌跡特性上存在細
在通用底板上先將各種開關、電位器、接線支架、輸入與輸出接線端子、電子管燈座等小零件逐一裝上,陶瓷燈座在安裝時必須注意圖示方位,這樣可以保持接線距離最近。其中電源變壓器,左、右聲道輸出變壓器由于
設計者經(jīng)常僅僅根據(jù)所接負載的直流輸入電流要求,冒險使推拉輸出電路的負載達到它的最大直流扇出能力。特別是當設計CMOS總線時這一想法尤其具有誘惑力,因為此時理論上的扇出能力是無限的。實際上重負載的總路線結構
一旦推拉輸出電路完全轉換,靜態(tài)功耗等于源電流乘以導通臂上的剩余電壓。我們將分別計算出LO和HI狀態(tài)下的功率,然后取二者的平均值。圖2.6說明了理想的TT驅動器在LO和HI狀態(tài)下的功耗。對于標準的TTL器件,Q2處于飽和
內(nèi)部電源用于邏輯器件內(nèi)部節(jié)點的偏置和轉換。內(nèi)部功率包括靜態(tài)功耗和動態(tài)功耗。靜態(tài)內(nèi)部功耗的定義是在無負載連接、輸入端處于隨機狀態(tài)的條件下的功耗求出所有可能的輸入狀態(tài)的平均值可以得到靜態(tài)功耗。內(nèi)部動態(tài)功耗
芯片的輸入功率來自于其他器件。對于輸入電路的偏置和觸發(fā)來說它是必需的。表2.1比較了4種不同邏輯系列的靜態(tài)和動態(tài)輸入特性,4種邏輯系列為:SIONETICS 74HCT CMOS,TEXAS INSTRUMENTS 74AS TTL,MOTOROLA 10KH ECL
在圖中2.1中,TTL反相順的輸出驅動電路在HI和LO之間交替轉換,Q1或Q2交替處于導通狀態(tài),而不是兩者同時導通。這種電路配置有兩個激勵電路,一個把輸出電壓上拉到HI,而另外一個把輸出電壓下拉到LO,通常稱之為推拉輸