輸出噪聲是穩(wěn)壓器自身產(chǎn)生的隨機電壓波動，通常以 μVrms（有效值）表示，頻率范圍 10Hz~100kHz。噪聲主要來源于基準電壓源和誤差放大器，低噪聲 LDO 通過濾波電容和噪聲抑制電路（如內(nèi)部 RC 濾波）降低噪聲，例如用于音頻運放供電的 LDO 需噪聲 < 50μVrms（如 TPS7A3001），而射頻前端可能要求 < 10μVrms（如 MAX77693）。

靜態(tài)電流（Iq）是穩(wěn)壓器自身消耗的電流（不包括負載電流），對電池供電設備至關(guān)重要。傳統(tǒng)穩(wěn)壓器的 Iq 較大（如 7805 約 5mA），而現(xiàn)代 LDO 的 Iq 可低至 100nA 以下（如 TPS7A16 的 Iq=60nA），在低負載場景（如傳感器休眠時 Io=10μA）下，靜態(tài)電流甚至可能成為總功耗的主要部分。

工程設計：應用要點與 PCB 布局

線性穩(wěn)壓器的實際性能不僅取決于器件本身，還與外圍電路設計和 PCB 布局密切相關(guān)，合理的設計可顯著提升穩(wěn)定性和噪聲特性。

外圍元件選型

輸入電容（Cin）：用于濾除輸入電壓的高頻噪聲，穩(wěn)定調(diào)整管的輸入端電壓，通常選用 1~10μF 的陶瓷電容（X5R 或 X7R 材質(zhì)），容值需滿足穩(wěn)壓器數(shù)據(jù)手冊的最小要求（如≥1μF）。在輸入線較長（>10cm）時，需增加 100μF 電解電容抑制低頻紋波。

輸出電容（Cout）：維持輸出電壓穩(wěn)定，尤其是在負載瞬態(tài)變化時提供瞬時電流，通常選用 1~22μF 陶瓷電容，ESR（等效串聯(lián)電阻）需符合穩(wěn)壓器要求（如 < 100mΩ）。對于低壓差 LDO，輸出電容的容值和 ESR 直接影響環(huán)路穩(wěn)定性，需嚴格遵循數(shù)據(jù)手冊推薦值（如 TC1185 要求 Cout≥2.2μF，ESR 10~100mΩ）。

反饋電阻（可調(diào)輸出型）：選用高精度（±0.1%~±1%）、低溫漂（<100ppm/℃）的金屬膜電阻，確保輸出電壓精度，電阻值通常在 10kΩ~100kΩ 之間（過小會增加功耗，過大易受噪聲干擾）。

PCB 布局原則

模擬與數(shù)字分區(qū)：LDO 及其外圍元件應遠離高頻數(shù)字電路（如 MCU、時鐘振蕩器），避免電磁干擾耦合到輸出端。

短路徑布線：輸入電容、輸出電容應緊貼穩(wěn)壓器的 Vin 和 Vout 引腳，布線盡量短粗（線寬≥0.5mm），減少寄生電感和電阻。

接地設計：采用單點接地（Star Ground），將 LDO 的 GND 引腳、輸入 / 輸出電容的接地端連接到同一接地平面，避免接地環(huán)路引入噪聲。

散熱考慮：對于大功率 LDO（Io>500mA），需設計足夠的散熱銅皮（面積≥1cm2），或通過散熱焊盤（Exposed Pad）連接到接地平面，確保結(jié)溫不超過額定值（通常 125℃~150℃）。