在沒(méi)有CXL技術(shù)支持的情況下，大集群數(shù)據(jù)中心的數(shù)據(jù)安全可能面臨風(fēng)險(xiǎn)，由此可見(jiàn)CXL技術(shù)的重要性。為增進(jìn)大家對(duì)CXL技術(shù)的認(rèn)識(shí)，本文將對(duì)CXL技術(shù)以及CXL技術(shù)的關(guān)鍵特征予以介紹。如果你對(duì)CXL技術(shù)具有興趣，不妨繼續(xù)往下閱讀哦。

一、什么是CXL？

所謂CXL，也就是Compute Express Link。作為一種開放標(biāo)準(zhǔn)的高速互聯(lián)協(xié)議，CXL的推出主要是要解決計(jì)算器件和內(nèi)存之間的互聯(lián)問(wèn)題，旨在改善處理器與加速器、內(nèi)存擴(kuò)展設(shè)備等之間的通信。

CXL的起源可追溯到數(shù)據(jù)中心和高性能計(jì)算領(lǐng)域?qū)Ω焖?、更高效互連技術(shù)的需求。過(guò)去，HDD磁盤和內(nèi)存之間差距很多，但隨著SSD、NVMe 設(shè)備的出現(xiàn)逐漸彌補(bǔ)了中間的鴻溝。然而即使采用了NVMe設(shè)備，其與內(nèi)存的差異仍然有10倍以上。傳統(tǒng)數(shù)據(jù)庫(kù)對(duì)于這一差異已經(jīng)不再敏感，原因是因?yàn)橄到y(tǒng)的瓶頸已經(jīng)來(lái)到了CPU側(cè)，因此這幾年所有人都在關(guān)注列存、向量化等技術(shù)來(lái)降低內(nèi)存使用。對(duì)于許多應(yīng)用而言，盡管NVMe的延遲已經(jīng)足夠滿足要求，但是吞吐依然是很明顯的瓶頸，因此并不能完全替代內(nèi)存，這其中模型訓(xùn)練、向量數(shù)據(jù)都是非常典型的場(chǎng)景。

CXL的出現(xiàn)很好地解決了這個(gè)問(wèn)題，通過(guò)將設(shè)備掛載到PCIe總線上，CXL實(shí)現(xiàn)了設(shè)備到CPU之間的互聯(lián)，實(shí)現(xiàn)了存儲(chǔ)計(jì)算分離。CXL 還允許 CPU 以低延遲和高帶寬訪問(wèn)連接設(shè)備上更大的內(nèi)存池，從而擴(kuò)展內(nèi)存。這可以增加 AI/ML 應(yīng)用程序的內(nèi)存容量和性能。

CXL利用靈活的處理器端口，可以在 PCIe 或 CXL 模式下運(yùn)行。這兩種設(shè)備類別均可在 PCIe5.0 中實(shí)現(xiàn) 32 GT/s 的數(shù)據(jù)速率，在 PCIe6.0 中實(shí)現(xiàn)高達(dá) 64 GT/s 的數(shù)據(jù)速率，為 AI/ML 應(yīng)用提供了額外的功能和優(yōu)勢(shì)。

二、CXL關(guān)鍵特征

CXL擁有以下三個(gè)關(guān)鍵特征：

1.統(tǒng)一的內(nèi)存模型：

CXL支持三種協(xié)議，分別是CXL.io、CXL.cache和CXL.memory。其中CXL.io主要用于傳統(tǒng)的I/O操作，與PCIe類似；CXL.cache和CXL.memory則提供了緩存一致性和內(nèi)存訪問(wèn)能力，使得CPU與加速器或內(nèi)存擴(kuò)展設(shè)備之間能夠共享和一致性地訪問(wèn)內(nèi)存。這對(duì)于加速器（如GPU、FPGA）而言尤為重要，因?yàn)樗鼈兛梢愿行У卦L問(wèn)系統(tǒng)內(nèi)存，而不必通過(guò)緩慢的I/O通道。

2.緩存一致性：

CXL允許處理器和外部設(shè)備（如加速器）共享相同的內(nèi)存空間，并保持緩存的一致性。這意味著數(shù)據(jù)在不同設(shè)備之間傳輸時(shí)不需要頻繁復(fù)制或同步，從而提高了性能。

3.高帶寬低延遲：

通過(guò)優(yōu)化的協(xié)議棧，CXL在維持高帶寬的同時(shí)還能提供低延遲的通信。這使得其在需要快速數(shù)據(jù)交換的應(yīng)用中非常適合，如AI加速、數(shù)據(jù)分析等。相比于傳統(tǒng)的基于RDMA的分解內(nèi)存架構(gòu)，CXL可以實(shí)現(xiàn)納秒級(jí)的低延遲，相比于NVDIMM的非易失性內(nèi)存，其時(shí)延也低幾個(gè)數(shù)量級(jí)。

“與其他互聯(lián)協(xié)議不一樣，CXL的關(guān)鍵差異點(diǎn)就在于其硬件支持cache coherency?！庇⑻貭?a href="/tags/數(shù)據(jù)中心" target="_blank">數(shù)據(jù)中心和人工智能集團(tuán)至強(qiáng)客戶解決方案事業(yè)部總經(jīng)理李亞?wèn)|在介紹CXL時(shí)強(qiáng)調(diào)。也正是因?yàn)榫邆溥@樣的特性，CXL可以實(shí)現(xiàn)CPU與加速器或內(nèi)存擴(kuò)展設(shè)備之間能夠共享和一致性地訪問(wèn)內(nèi)存，真正實(shí)現(xiàn)機(jī)架級(jí)的分解內(nèi)存解耦架構(gòu)?！俺薈XL協(xié)議最初設(shè)想的用于CPU-GPU互相以cacheline顆粒度互相訪問(wèn)對(duì)方內(nèi)存并可緩存，CXL還能很好地解決LLM時(shí)代內(nèi)存容量、成本、利用率等挑戰(zhàn)?！崩顏?wèn)|接著說(shuō)。

據(jù)負(fù)責(zé)維護(hù)CXL標(biāo)準(zhǔn)的CXL聯(lián)盟介紹，如上圖所示，CXL有三種典型用例。知名分析機(jī)構(gòu)Yole更是樂(lè)觀預(yù)期，到 2028 年，CXL 市場(chǎng)總收入將增長(zhǎng)到 150 億美元以上。其中，DRAM 將構(gòu)成 CXL 市場(chǎng)收入的大部分，到 2028 年市場(chǎng)收入將超過(guò) 120 億美元。除此以外，CXL 控制器和CXL交換機(jī)也將在市場(chǎng)中迅速發(fā)展。

有見(jiàn)及此，越來(lái)越多的廠商加入了CXL聯(lián)盟，以抓住這個(gè)由服務(wù)器和互聯(lián)新協(xié)議帶來(lái)的新機(jī)遇。

以上便是此次帶來(lái)的CXL相關(guān)內(nèi)容，通過(guò)本文，希望大家對(duì)CXL已經(jīng)具備一定的了解。如果你喜歡本文，不妨持續(xù)關(guān)注我們網(wǎng)站哦，將于后期帶來(lái)更多精彩內(nèi)容。最后，十分感謝大家的閱讀，have a nice day!