電磁干擾EMI中電子設(shè)備產(chǎn)生的干擾信號是通過導(dǎo)線或公共電源線進行傳輸，互相產(chǎn)生干擾稱為傳導(dǎo)干擾。傳導(dǎo)干擾給不少電子工程師帶來困惑，如何解決傳導(dǎo)干擾?

找對方法，你會發(fā)現(xiàn)，傳導(dǎo)干擾其實很容易解決，只要增加電源輸入電路中EMC濾波器的節(jié)數(shù)，并適當(dāng)調(diào)整每節(jié)濾波器的參數(shù)，基本上都能滿足要求，下面講解的八大對策，以解決對付傳導(dǎo)干擾難題。

解決EMI問題的6個技巧

為了抑制電磁干擾，可采取如下措施：

1 將PCB接地

降低EMI的一個重要途徑是設(shè)計PCB接地層。第一步是使PCB電路板總面積內(nèi)的接地面積盡可能大，這樣可以減少發(fā)射、串?dāng)_和噪聲。將每個元器件連接到接地點或接地層時必須特別小心，如果不這樣做，就不能充分利用可靠的接地層的中和效果。

一個特別復(fù)雜的PCB設(shè)計有幾個穩(wěn)定的電壓。理想情況下，每個參考電壓都有自己對應(yīng)的接地層。但是，如果接地層太多會增加PCB的制造成本，使價格過高。折衷的辦法是在三到五個不同的位置分別使用接地層，每一個接地層可包含多個接地部分。這樣不僅控制了電路板的制造成本，同時也降低了EMI和EMC。

2 電源與地合理布線

PCB電源與地的布線是否合理是整個電路板減小電磁干擾的關(guān)鍵所在。電源線和地線的設(shè)計是PCB中不可忽視的問題，往往也是難度最大的一項設(shè)計，設(shè)計時應(yīng)遵循以下原則：

①增大走線的間距以減少電容耦合的串?dāng)_;②電源線和地線應(yīng)平行走線，以使分布電容達到最佳;③根據(jù)承載電流的大小，盡量加粗電源線和地線的寬度，減小環(huán)路電阻，同時使電源線和地線在各功能電路中的走向和信號的傳輸方向一致，這樣有助于提高抗干擾能力;④電源和地應(yīng)直接走線在各自的上方，從而減小感抗和使回路面積最小，盡量使地線走在電源線下面;⑤地線越粗越好，一般地線的寬度不小于3mm;⑥將地線構(gòu)成閉環(huán)路以縮小地線上的電位差值，提高抗干擾能力;⑦在多層板布線設(shè)計時，可將其中一層作為“全地平面”，這樣可以減少接地阻抗，同時又起到屏蔽作用。

3 濾波

在電源線上和在信號線上都可以采取濾波來減小EMI，方法有三種：去耦電容、EMI濾波器、磁性元件。

▲濾波器的類型

4 減小環(huán)路

每個環(huán)路都相當(dāng)于一個天線，因此我們需要盡量減小環(huán)路的數(shù)量，環(huán)路的面積以及環(huán)路的天線效應(yīng)。確保信號在任意的兩點上只有唯一的一條回路路徑，避免人為環(huán)路，盡量使用電源層。

5 避免90°角

為降低EMI，應(yīng)避免走線、過孔及其它元器件形成90°角，因為直角會產(chǎn)生輻射。在該角處電容會增加，特性阻抗也會發(fā)生變化，導(dǎo)致反射，繼而引起EMI。要避免90°角，走線應(yīng)至少以兩個45°角布線到拐角處。

6 電纜和物理屏蔽

承載數(shù)字電路和模擬電流的電纜會產(chǎn)生寄生電容和電感，引起很多EMC相關(guān)問題。如果使用雙絞線電纜，則會保持較低的耦合水平，消除產(chǎn)生的磁場。對于高頻信號，必須使用屏蔽電纜，其正面和背面均接地，消除EMI干擾。物理屏蔽是用金屬封裝包住整個或部分系統(tǒng)，防止EMI進入PCB電路。這種屏蔽就像是封閉的接地導(dǎo)電容器，可減小天線環(huán)路尺寸并吸收EMI。

“總結(jié)：電磁干擾(EMI)歷來是讓PCB設(shè)計工程師們頭疼的一個問題，它威脅著電子設(shè)備的安全性、可靠性和穩(wěn)定性。因此，我們在設(shè)計PCB時，需要遵循一定的原則，使電路板的電磁干擾控制在一定的范圍內(nèi)，達到設(shè)計要求和標(biāo)準，提高電路的整體性能。

以上分享的關(guān)于解決EMI問題的技巧，希望能幫到您。