可編程邏輯器件 英文全稱為：programmable logic device 即 PLD。PLD是做為一種通用集成電路產(chǎn)生的，他的邏輯功能按照用戶對(duì)器件編程來確定。一般的PLD的集成度很高，足以滿足設(shè)計(jì)一般的數(shù)字系統(tǒng)的需要。這樣就可以由設(shè)計(jì)人員自行編程而把一個(gè)數(shù)字系統(tǒng)“集成”在一片PLD上，而不必去請(qǐng)芯片制造廠商設(shè)計(jì)和制作專用的集成電路芯片了。PLD與一般數(shù)字芯片不同的是：PLD內(nèi)部的數(shù)字電路可以在出廠后才規(guī)劃決定，有些類型的PLD也允許在規(guī)劃決定后再次進(jìn)行變更、改變，而一般數(shù)字芯片在出廠前就已經(jīng)決定其內(nèi)部電路，無法在出廠后再次改變，事實(shí)上一般的模擬芯片、混訊芯片也都一樣，都是在出廠后就無法再對(duì)其內(nèi)部電路進(jìn)行調(diào)修。

70年代：出現(xiàn)只讀存儲(chǔ)器PROM (Programmable Read only Memory)，可編程邏輯陣列器件PLA (Programmable Logic Array)70年代末：AMD推出了可編程陣列邏輯PAL (Programmable Array Logic)80年代：Lattice公司推出了通用陣列邏輯GAL ( Generic Array Logic)80年代中：Xilinx公司推出了現(xiàn)場(chǎng)可編程門陣列FPGA (Field Programmable GateArray )。Altera公司推出了可擦除的可編程邏輯器件EPLD (Erase Programmable LogicDevice)，集成度高，設(shè)計(jì)靈活，可多次反復(fù)編程90年代初：Lattice公司又推出了在系統(tǒng)可編程概念I(lǐng)SP及其在系統(tǒng)可編程大規(guī)模集成器件ispLSI)現(xiàn)以Xilinx、Altera、Lattice為主要廠商，生產(chǎn)的FPGA單片可達(dá)上千萬門、速度可實(shí)現(xiàn)550MHz，采用65nm甚至更高的光刻技術(shù)。

專用集成電路(ASIC，Application Specific Integrated Circuit)：是為某種專門用途而設(shè)計(jì)的集成電路。在用量不大的情況下，具有成本高、設(shè)計(jì)和制造的周期長(zhǎng)。(全定制)

可編程邏輯器件(PLD，Programmable Logic Device)：PLD 是做為一種通用集成電路產(chǎn)生的，他的邏輯功能按照用戶對(duì)器件編程來確定。一般的 PLD 的集成度很高，足以滿足設(shè)計(jì)一般的數(shù)字系統(tǒng)的需要。這樣就可以由設(shè)計(jì)人員自行編程而把一個(gè)數(shù)字系統(tǒng)“集成”在一片 PLD 上，制作成“片上系統(tǒng)”(SoC，System on Chip)，而不必去請(qǐng)芯片制造廠商設(shè)計(jì)和制作專用的集成電路芯片了。

目前生產(chǎn)和使用的 PLD 產(chǎn)品主要有可編程邏輯陣列(PLA，Programmable Logic Array)、可編程陣列邏輯(PAL，Programmable Array Logic)和通用陣列邏輯(GAL，Generic Array Logic)、可擦除的可編程邏輯器件(EPLD，Erasable Programmable Logic Device)、復(fù)雜的可編程邏輯器件(CPLD，Complex Programmable Logic Device)和現(xiàn)場(chǎng)可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)等幾種類型。其中，PLA、PAL 和 GAL 稱為低密度 PLD(一般在千門以下)，EPLD、CPLD 和 FPGA 稱為高密度 PLD。

邏輯器件可分為兩大類 - 固定邏輯器件和可編程邏輯器件。 一如其名，固定邏輯器件中的電路是永久性的，它們完成一種或一組功能 - 一旦制造完成，就無法改變。 另一方面，可編程邏輯器件(PLD)是能夠?yàn)榭蛻籼峁┓秶鷱V泛的多種邏輯能力、特性、速度和電壓特性的標(biāo)準(zhǔn)成品部件 - 而且此類器件可在任何時(shí)間改變，從而完成許多種不同的功能。對(duì)于固定邏輯器件，根據(jù)器件復(fù)雜性的不同，從設(shè)計(jì)、原型到最終生產(chǎn)所需要的時(shí)間可從數(shù)月至一年多不等。 而且，如果器件工作不合適，或者如果應(yīng)用要求發(fā)生了變化，那么就必須開發(fā)全新的設(shè)計(jì)。 設(shè)計(jì)和驗(yàn)證固定邏輯的前期工作需要大量的“非重發(fā)性工程成本”，或NRE。 NRE表示在固定邏輯器件最終從芯片制造廠制造出來以前客戶需要投入的所有成本，這些成本包括工程資源、昂貴的軟件設(shè)計(jì)工具、用來制造芯片不同金屬層的昂貴光刻掩模組，以及初始原型器件的生產(chǎn)成本。 這些NRE成本可能從數(shù)十萬美元至數(shù)百萬美元。對(duì)于可編程邏輯器件，設(shè)計(jì)人員可利用價(jià)格低廉的軟件工具快速開發(fā)、仿真和測(cè)試其設(shè)計(jì)。 然后，可快速將設(shè)計(jì)編程到器件中，并立即在實(shí)際運(yùn)行的電路中對(duì)設(shè)計(jì)進(jìn)行測(cè)試。 原型中使用的PLD器件與正式生產(chǎn)最終設(shè)備(如網(wǎng)絡(luò)路由器、ADSL調(diào)制解調(diào)器、DVD播放器、或汽車導(dǎo)航系統(tǒng))時(shí)所使用的PLD完全相同。 這樣就沒有了NRE成本，最終的設(shè)計(jì)也比采用定制固定邏輯器件時(shí)完成得更快。

可編程邏輯器件(PLD)是20世紀(jì)70年代發(fā)展起來的一種新型邏輯器件，是目前數(shù)字系統(tǒng)設(shè)計(jì)的主要硬件基礎(chǔ)。根據(jù)可編程邏輯器件結(jié)構(gòu)、集成度以及編程工藝的不同，它存在以下不同的分類方法。

主要有如下分類方法

按結(jié)構(gòu)特點(diǎn)分類

按編程工藝分類

按集成度分類

按顆粒度分類

一、按結(jié)構(gòu)特點(diǎn)分類

一是基于 “與或” 陣列結(jié)構(gòu)的器件——陣列型;

(如：PROM、EPROM、EEPRM、PAL、GAL、CPLD、EPLD、EPLA)

二是基于門陣列結(jié)構(gòu)的器件——單元型;

(如：FPGA)

1、可編程只讀存儲(chǔ)器(PROM)

可編程只讀存儲(chǔ)器只允許寫入一次，所以也被稱為一次可編程只讀存儲(chǔ)器(One Time Programming ROM，OTP-ROM)。可編程只讀存儲(chǔ)器在出廠時(shí)，存儲(chǔ)的內(nèi)容全為1，用戶可以根據(jù)需要將其中的某些單元寫入數(shù)據(jù)0(部分的PROM在出廠時(shí)數(shù)據(jù)全為0，則用戶可以將其中的部分單元寫入1)，以實(shí)現(xiàn)對(duì)其編程的目的。

PROM典型的產(chǎn)品分兩類：

一類是經(jīng)典的可編程只讀存儲(chǔ)器，為使用“肖特基二極管”的PROM，它是由二極管組成的結(jié)破壞型電路。出廠時(shí)，二極管處于反向截止?fàn)顟B(tài)，用大電流的方法將反向電壓加在“肖特基二極管”，造成其永久性擊穿即可。

另一類是由晶體管組成的熔絲型電路，如果想改寫某些單元，則可以給這些單元通以足夠大的電流，并維持一定的時(shí)間，原先的熔絲即可熔斷，這樣就達(dá)到了改寫某位的效果。

(具體詳細(xì)原理自行百度了)

2、可擦除的可編程只讀存儲(chǔ)器(EPROM)

最早研制成功并投入使用的EPROM是用紫外線照射進(jìn)來擦除的。EPROM采用MOS型電路結(jié)構(gòu)，其存儲(chǔ)單元通常由疊柵型MOS晶體管組成，而疊柵型MOS晶體管通常采用增強(qiáng)型場(chǎng)效應(yīng)管結(jié)構(gòu)。

3、電可擦除的可編程只讀存儲(chǔ)器(EEPROM)

EEPROM(也可寫成E2PROM)是一種用電信號(hào)擦除和改寫的可編程ROM。它不僅可以整體擦除存儲(chǔ)單元內(nèi)容，還可以逐字擦除和逐字改寫。EEPROM的擦除和改寫電流很小，在普通工作電源下即可進(jìn)行，擦除時(shí)也不需要將器件從系統(tǒng)上拆卸下來。

4、可編程陣列邏輯(PAL)

PLA沿用了在生產(chǎn)PROM器件中所采用的熔絲式雙極型工藝，具有“與”陣列可編程而“或”陣列固定結(jié)構(gòu)，也可以達(dá)到很高的工作速度。PLA器件與PROM相比，陣列規(guī)模大大減少，能更靈活地實(shí)現(xiàn)各種邏輯功能，而PLA器件編程簡(jiǎn)單、適應(yīng)性強(qiáng)，可以取代多種常用中小規(guī)模晶體管邏輯器件。

5、通用陣列邏輯(GAL)

GAL是一種電可擦除可重復(fù)編程的邏輯器件，它具有靈活的可編程輸出結(jié)構(gòu)，使得為數(shù)不多的集中GAL器件幾乎能夠代替所有的PAL器件和數(shù)百種中小規(guī)模的標(biāo)準(zhǔn)器件。而且GAL采用先進(jìn)的EECMOS工藝，可以在幾秒鐘內(nèi)完成對(duì)器件的擦除和寫入，并允許反復(fù)改寫。普通的GAL器件與PAL器件有相同的陣列結(jié)構(gòu)，均采用“與”陣列可編程、或陣列固定的結(jié)構(gòu)。

6、復(fù)雜可編程邏輯器件(CPLD)

CPLD是在PAL、GAL等器件的基礎(chǔ)上發(fā)展起來的大規(guī)模集成可編程邏輯器件，與PAL、GAL等器件相比，CPLD的規(guī)模比較大，一個(gè)CPLD可以替代幾十個(gè)甚至數(shù)百個(gè)通用的IC芯片。雖然不同IC公司生產(chǎn)的CPLD機(jī)構(gòu)差異很大，但一般包含可編程的邏輯宏單元(Logic Macro Cell，LMC)、可編程的I/O單元、可編程的內(nèi)部連線(Programmable Interconnect，PI)這三部分。