在后摩爾時代下，芯片的制程工藝難以進(jìn)步，為了實現(xiàn)晶體管密度的突破，各廠商均在尋求新技術(shù)突破。其中，Chiplet(小芯片)技術(shù)今年就備受關(guān)注，英特爾、AMD、ARM等巨頭均已推出小芯片架構(gòu)，且還合作制定了小芯片標(biāo)準(zhǔn)UCIe。

當(dāng)然，國內(nèi)科企、科研團(tuán)隊也沒閑著，近日，正式發(fā)布了國內(nèi)首個Chiplet技術(shù)標(biāo)準(zhǔn)。那么，今年備受關(guān)注的小芯片到底是什么呢?國內(nèi)發(fā)布它的標(biāo)準(zhǔn)有何大意義?

過去一年，在摩爾定律放緩以及芯片脫鉤等多個因素下，Chiplet(小芯片，又稱“芯?！?技術(shù)被認(rèn)為是提升算力密度的關(guān)鍵路徑，成為了中國半導(dǎo)體產(chǎn)業(yè)重點關(guān)注的賽道之一。1月5日，美國、中國兩家半導(dǎo)體企業(yè)不約而同公布基于Chiplet的先進(jìn)芯片量產(chǎn)：

CES 2023開幕演講上，美國芯片巨頭AMD發(fā)布全球首個集成數(shù)據(jù)中心APU(加速處理器)芯片Instinct MI300，其采用5nm和6nm的先進(jìn)Chiplet 3D封裝技術(shù)，實現(xiàn)高達(dá)1460億個晶體管，AI 性能比前代提升8倍以上，最快2023年下半年發(fā)貨;國內(nèi)晶圓封裝龍頭長電科技(600584.SH)宣布，公司XDFOI Chiplet高密度多維異構(gòu)集成系列工藝已按計劃進(jìn)入穩(wěn)定量產(chǎn)階段，同步實現(xiàn)4nm節(jié)點多芯片系統(tǒng)集成封裝產(chǎn)品出貨。

實際上，Chiplet是一種芯片“模塊化”設(shè)計方案，通過2.5D/3D集成封裝等技術(shù)，能夠?qū)⒉煌に嚬?jié)點、不同功能、不同材質(zhì)的芯片，如同搭積木一樣集成一個更大的系統(tǒng)級芯片(SoC)。與傳統(tǒng)的SoC方案相比，Chiplet模式具有設(shè)計靈活性、成本低、上市周期短等優(yōu)勢，非常適用于高性能計算等領(lǐng)域。例如，搭配28nm、14nm等不同制程芯片，通過Chiplet等技術(shù)集成的芯片，可接近7nm芯片性能和作用，而且成本最高降低50%以上——設(shè)計一款5nm芯片的總成本接近5億美元。而且，國產(chǎn)Chiplet有助于減少美國對先進(jìn)技術(shù)封鎖的影響。

根據(jù)鈦媒體App編輯的統(tǒng)計，自2022年8月開始，“Chiplet”的百度中文搜索量突然猛增，周搜索指數(shù)最高增長6123倍。而在去年12月中的一周內(nèi)，搜索量暴增1005倍，熱度僅次于“布洛芬”、口罩和抗原等。這意味著，最近很多人開始在中文互聯(lián)網(wǎng)上搜索、了解Chiplet半導(dǎo)體技術(shù)。

其實，早在2022年3月份，就有消息稱，由中科院計算所、工信部電子四院以及多家國內(nèi)芯片廠商合作，共同制定的小芯片(chiplet)標(biāo)準(zhǔn)：《小芯片接口總線技術(shù)要求》，已經(jīng)完成草案并公示。

經(jīng)過了大半年時間的醞釀，這份草案變成了正式小芯片標(biāo)準(zhǔn)，通過審定后正式發(fā)布。

12月16日，在第二屆中國互連技術(shù)與產(chǎn)業(yè)大會上，國內(nèi)集成電路領(lǐng)域相關(guān)企業(yè)和專家共同主導(dǎo)制定的《小芯片接口總線技術(shù)要求》團(tuán)體標(biāo)準(zhǔn)，也是國內(nèi)首個原生Chiplet技術(shù)標(biāo)準(zhǔn)，正式面向世界發(fā)布。

算上此前英特爾領(lǐng)銜，AMD、Arm、臺積電、三星等十個芯片巨頭加入制定的UCIe標(biāo)準(zhǔn)，全球已有兩個小芯片技術(shù)標(biāo)準(zhǔn)。同時，眾多科技巨頭入局小芯片，比如蘋果發(fā)布的M1 Ultra，采用的就是chiplet技術(shù)，將兩枚M1 Max芯片“粘連”而成。

長電科技近日宣布，其XDFOIChiplet高密度多維異構(gòu)集成系列工藝已成功進(jìn)入穩(wěn)定量產(chǎn)階段。這意味著該公司的XDFOI技術(shù)已被應(yīng)用于高性能計算、人工智能、5G、汽車電子等領(lǐng)域，為客戶提供了輕薄、高速、低功耗的芯片成品制造解決方案。

XDFOI技術(shù)能將有機(jī)重布線堆疊中介層厚度控制在50微米以內(nèi)，微凸點(μBump)中心距為40微米，實現(xiàn)在更薄和更小的單位面積內(nèi)進(jìn)行高密度的各種工藝集成。這樣一來，芯片封裝的集成度更高，模塊功能更強(qiáng)，封裝尺寸更小。

在全球半導(dǎo)體制造和封裝領(lǐng)域，小芯片chiplets是目前最熱門的技術(shù)之一。AMD和Intel已推出多款小芯片設(shè)計的芯片，而長電科技也在這一領(lǐng)域快速崛起。該公司的XDFOI封裝技術(shù)已開始量產(chǎn)，并向國際客戶生產(chǎn)了4nm節(jié)點的多芯片封裝產(chǎn)品，最大封裝體面積約為1500平方毫米。

長電科技的XDFOI技術(shù)的推出，為芯片制造領(lǐng)域帶來了新的發(fā)展機(jī)會。在未來，隨著長電科技的XDFOI技術(shù)得到進(jìn)一步提升和改進(jìn)，我們期待它能在更多領(lǐng)域得到廣泛應(yīng)用，為人類帶來更多的便利和改善。小芯片chiplets技術(shù)的發(fā)展，將有助于推動芯片制造技術(shù)的進(jìn)一步發(fā)展，促進(jìn)芯片產(chǎn)業(yè)的升級和發(fā)展。

2022年，在汽車、手機(jī)、存儲以及顯卡等領(lǐng)域，國產(chǎn)品牌的表現(xiàn)都可圈可點。在上游技術(shù)領(lǐng)域，尤其是半導(dǎo)體及封裝領(lǐng)域也取得了可喜可賀的成績。由于全球存儲顆粒供需關(guān)系的變化，特別是以中國長江存儲、英韌等國產(chǎn)存儲顆粒、主控芯片方案廠商的崛起以及產(chǎn)能的迅速增加，國產(chǎn)徹底擺脫了低質(zhì)、黑片等關(guān)鍵詞，而是給消費者帶來了清一色的國產(chǎn)顆粒和主控的正規(guī)產(chǎn)品，性價比極高。這些對于消費者而言，2023年又多了許多優(yōu)質(zhì)的選擇。

說到半導(dǎo)體領(lǐng)域，小芯片chiplets是半導(dǎo)體制造及封裝領(lǐng)域最熱門的技術(shù)之一，AMD、Intel已經(jīng)推出了多款小芯片設(shè)計的芯片，如今國產(chǎn)也在這個領(lǐng)域快速追趕，并取得了很好的成績。1月5日，長電科技宣布自家的XDFOI封裝技術(shù)開始量產(chǎn)，并為國際客戶生產(chǎn)了4nm多芯片封裝產(chǎn)品。

據(jù)長電科技表示，公司XDFOIChiplet高密度多維異構(gòu)集成系列工藝已按計劃進(jìn)入穩(wěn)定量產(chǎn)階段，同步實現(xiàn)國際客戶4nm節(jié)點多芯片系統(tǒng)集成封裝產(chǎn)品出貨，最大封裝體面積約為1500mm2的系統(tǒng)級封裝。

目前，長電科技XDFOI技術(shù)可將有機(jī)重布線堆疊中介層厚度控制在50μm以內(nèi)，微凸點(μBump)中心距為40μm，實現(xiàn)在更薄和更小單位面積內(nèi)進(jìn)行高密度的各種工藝集成，達(dá)到更高的集成度、更強(qiáng)的模塊功能和更小的封裝尺寸。同時，還可以在封裝體背面進(jìn)行金屬沉積，在有效提高散熱效率的同時，根據(jù)設(shè)計需要增強(qiáng)封裝的電磁屏蔽能力，提升芯片成品良率。