隨著近日最新出產(chǎn)的高性能芯片大量使用4nm工藝，不少?gòu)S商的3nm制程工藝也被提上日程，正式進(jìn)入到了測(cè)試階段，也預(yù)計(jì)將在2023年年末就會(huì)看到3nm制程的產(chǎn)品面向市場(chǎng)。臺(tái)積電、三星和英特爾三家芯片廠商開(kāi)啟了芯片制程工藝競(jìng)爭(zhēng)。

前段時(shí)間，三星公布了自家的3nm制程工藝已經(jīng)達(dá)到了可以批量生產(chǎn)的標(biāo)準(zhǔn)，因?yàn)槿枪に囋隍旪?88和驍龍8Gen1兩款芯片上的表現(xiàn)并不盡如人意，所以仍有不少相關(guān)機(jī)構(gòu)認(rèn)為臺(tái)積電的3nm會(huì)優(yōu)于三星工藝，但目前仍處在相關(guān)芯片工藝參數(shù)爆料階段，并不能說(shuō)明最后使用相關(guān)工藝的芯片性能有差別。

今日，據(jù)相關(guān)媒體報(bào)道，三星電子的芯片合同制造業(yè)務(wù)周二表示，盡管目前全球經(jīng)濟(jì)不景氣，但它計(jì)劃到2027年將其先進(jìn)芯片的產(chǎn)能提高三倍以上，以滿足強(qiáng)勁的需求。

這家僅次于臺(tái)積電的世界第二大代工廠的目標(biāo)是到2025年大規(guī)模生產(chǎn)先進(jìn)的2nm技術(shù)芯片，到2027年大規(guī)模生產(chǎn)1.4nm芯片，這些芯片將用于高性能計(jì)算和人工智能等應(yīng)用。

據(jù)此前報(bào)道，三星主要競(jìng)爭(zhēng)對(duì)手臺(tái)積電2nm制程將于2025年量產(chǎn)，并且就現(xiàn)在的進(jìn)度來(lái)看，有望領(lǐng)先其競(jìng)爭(zhēng)對(duì)手三星和英特爾。

眾所周知，所有的晶體管都是由晶體管構(gòu)成，像蘋(píng)果公司的A16，就有160億個(gè)晶體管。而在晶體管中的電流，則會(huì)從源電極開(kāi)始，一直流到最后(漏)。

而在流過(guò)的時(shí)候，會(huì)有一道門(mén)(門(mén))，這道門(mén)的寬度，就是所謂的晶片技術(shù)，也就是XXnm，蘋(píng)果A16的4nm制程，理論上應(yīng)該有4nm左右。

而要想進(jìn)一步提升，從4納米到3納米，再?gòu)?納米提升到2納米，這就意味著要將柵極的厚度縮小。

而越窄的柵極，源極和漏極之間的間隔就越短。如此一來(lái)，源極和漏極的電場(chǎng)會(huì)干擾柵極，柵極就會(huì)失去對(duì)電流的控制，從而導(dǎo)致晶片的不穩(wěn)定、漏電、功率消耗、性能降低。

以前7nm、5nm、3nm的時(shí)候，還能勉強(qiáng)控制，不會(huì)有太大的影響，但到了2nm，就不可能了，需要更多的技術(shù)去完善。

怎樣在減小源和漏極的電場(chǎng)的情況下，既減小了柵極的寬度，又減少了源和漏極的電場(chǎng)對(duì)柵極的影響?也就是要改變這種材料的性質(zhì)，這樣才能保證柵極的穩(wěn)定性。

臺(tái)積電等公司，也曾嘗試過(guò)多種方法，例如將磷元素?fù)饺氲骄牧现?，通過(guò)加熱退火，以增加磷原子的平衡，激發(fā)其活性，改善其導(dǎo)電性。

但是，這種技術(shù)目前也面臨著一個(gè)難題，常規(guī)的摻雜工藝是無(wú)法做到的，磷原子的平衡濃度不夠，無(wú)法滿足需要，而且在進(jìn)行加熱退火時(shí)，還會(huì)引起晶體管的膨脹。

因此，前段時(shí)間康奈爾大學(xué)的研究者們又推出了一種新的方法來(lái)增加磷的平衡：微波。

在實(shí)驗(yàn)的時(shí)候，他們用了一種特殊的方法，在家里的微波爐里，用微波爐進(jìn)行了實(shí)驗(yàn)，結(jié)果發(fā)現(xiàn)，這種技術(shù)，可以在不引起晶體管膨脹的情況下，激發(fā)出摻雜的原子。

康奈爾大學(xué)的詹姆斯·黃現(xiàn)在和博士后詹盧卡·法比一起為微波退火申請(qǐng)了兩個(gè)專利，相關(guān)的文章已經(jīng)在AppliedPhysicsLetters上發(fā)表。

研究者預(yù)計(jì)，到2025年，這項(xiàng)技術(shù)將被用于芯片生產(chǎn)。

到了2025年，三星、臺(tái)積電都有可能將2nm芯片生產(chǎn)出來(lái)，這意味著，2nm芯片的生產(chǎn)，除了EUV光刻之外，還得再加上一個(gè)微波爐。

眾所周知，三星上半年量產(chǎn)了3nm芯片，采用的是GAAFET晶體管技術(shù)，也就是全柵場(chǎng)效應(yīng)晶體管，相比于上一代的FinFET晶體管，功耗率，性能更強(qiáng)。

而臺(tái)積電則會(huì)在2nm時(shí)使用上GAAFET技術(shù)，目前業(yè)界公認(rèn)的是，只要芯片進(jìn)入2nm，就一定要使用GAAFET晶體管技術(shù)，之前的FinFET晶體管技術(shù)，必須拋棄。

而之前也一直傳聞，美國(guó)有意將設(shè)計(jì)GAAFET晶體管的EDA軟件，進(jìn)行出口管制，不允許賣(mài)到中國(guó)大陸來(lái)，以此來(lái)卡死中國(guó)大陸的2nm技術(shù)。

8月12日，政策終于出來(lái)了，美國(guó)商務(wù)部工業(yè)和安全局(BIS)在聯(lián)邦公報(bào)上發(fā)布一項(xiàng)臨時(shí)最終規(guī)定，對(duì)4項(xiàng)“新興和基礎(chǔ)技術(shù)”實(shí)施最新出口管制。

其中開(kāi)發(fā)GAAFET(全柵場(chǎng)效應(yīng)晶體管)結(jié)構(gòu)集成電路必須用到的EDA(電子計(jì)算機(jī)輔助設(shè)計(jì))軟件，被列入管制范圍，將在自今年8月15日起算60天后生效。

這意味著接下來(lái)，中國(guó)企業(yè)就算掌握了先進(jìn)的芯片設(shè)計(jì)技術(shù)，擁有設(shè)計(jì)2nm芯片的能力，但在缺少EDA工具的情況之下，也會(huì)受到很大的限制。

以往美國(guó)更多的是卡住芯片制造方面，為何這次連EDA工具也要卡死了?

原因在于，雖然我們的芯片制造技術(shù)跟不上，但設(shè)計(jì)技術(shù)，與全球頂尖水平相比，差距并不大，甚至是同一水平的。

之前華為設(shè)計(jì)的麒麟系列芯片，一直處于最頂尖的水平，7nm、5nm等沒(méi)有掉隊(duì)。后來(lái)三星推出3nm芯片時(shí)，其首批客戶也是中國(guó)大陸的。

說(shuō)明中國(guó)在3nm芯片設(shè)計(jì)上，也不曾落后，一直處于頂尖水平，一旦中國(guó)解決了制造方面的問(wèn)題，那就將無(wú)所畏懼了。

所以美國(guó)這次針對(duì)芯片設(shè)計(jì)也下手了，卡住2nm，讓我們?cè)谠O(shè)計(jì)、制造這兩大關(guān)鍵環(huán)節(jié)上都受限，這樣美國(guó)才能掌握全球的芯片市場(chǎng)。