在2022世界半導體大會暨南京國際半導體博覽會上，CIC灼識咨詢合伙人趙曉馬提出，隨著半導體行業(yè)進入后摩爾定律時代，新集成Chiplet和新材料SiC是未來的發(fā)展方向。

其中，Chiplet在GPU、FPGA等高算力領域潛力巨大，2021年全球Chiplet市場規(guī)模達到18.5億美元，預計未來五年仍將以46%的年均復合增長率高速增長;新材料SiC制成的第三代功率半導體器件未來將在制造工藝、結構改善方面進一步突破，商業(yè)化進程有望加速，2021年全球SiC器件市場規(guī)模已達84億元人民幣，預計2026年將增長到199.5億元人民幣。

Chiplet，本質(zhì)上是一個設計理念，它將不同工藝、不同功能的模塊化芯片，通過封裝和互聯(lián)等方式，像拼接樂高積木一樣用封裝技術整合在一起，形成一顆芯片。

隨著數(shù)據(jù)量急劇增加，算力需求擴大。而硬件層面，采用先進工藝芯片的設計成本逐漸提高，每代制程節(jié)點升級所能帶來的性能提高幅度和功耗降低幅度減小，摩爾定律發(fā)展放緩，單芯片面積和性能出現(xiàn)設計瓶頸。

與傳統(tǒng)SoC方案相比，Chiplet可以將采用不同制程的芯粒匯集在一起，且由于芯?？芍貜褪褂茫O計靈活，能加快芯片設計公司的設計周期、降低設計成本，且大幅提高芯片性能。

但摩爾定律發(fā)展至今已經(jīng)有50多年，隨著半導體工藝的進步，要在同等面積大小的區(qū)域里放進更多的硅電路，比如漏電流增加、散熱問題增加、時鐘頻率增長減慢等問題已經(jīng)不可避免的增加。

目前單純靠系統(tǒng)級芯片提高性能已經(jīng)變得更加困難，5nm往下的4nm，3nm等工藝技術，即便取得制程突破，也未必在性能和功耗之間保持平衡，所以這時候Chiplet的概念出現(xiàn)了。

The Linley Group的白皮書《Chiplets Gain Rapid Adoption:Why Big Chips Are Getting Small》中直接提出，Chiplet技術可以將大型7nm設計的成本降低高達25%;在5nm及以下的情況下，節(jié)省的成本更大。

目前Chiplet已經(jīng)有少量商業(yè)應用，并吸引英特爾和AMD等國際芯片廠商投入相關研發(fā)，在當前SoC遭遇工藝節(jié)點和成本瓶頸的情況下有望發(fā)展成為一種新的芯片生態(tài)。隨著 Chiplet 逐步發(fā)展，未來來自不同廠 商的芯粒之間的互聯(lián)需求持續(xù)提升。

2022 年 3 月，Chiplet 的高速互聯(lián)標準——UCIe(Universal Chiplet Interconnect Express，通用芯?；ヂ?lián)技術)正式推出，旨在芯片封裝層面確立互聯(lián) 互通的統(tǒng)一標準，打造一個開放 性的 Chiplet 生態(tài)系統(tǒng)。在解決 Chiplet 標準化方面具有劃時代意義。

理想情況下，UCIE標準將允許芯片制造商混合和匹配使用不同制造工藝技術的芯片，并由不同公司制造成內(nèi)置在單個封裝內(nèi)的產(chǎn)品。這意味著將美光制造的存儲芯片、AMD制造的CPU芯片和高通制造的無線調(diào)制解調(diào)器將可以組裝在一起，這將可以大大提高性能，同時節(jié)省大量電力。而且Chiplet可以大幅提高大型芯片的良率，有利于降低設計的復雜度和設計成本，有望降低芯片制造的成本。

舉例來說，在一顆7nm工藝制程的芯片中，一些次要的模塊可以用如22nm的較低的工藝制程做成Chiplet，再“拼裝”至7nm芯片上，原理如同搭積木一樣，這樣可以減少對7nm工藝制程的依賴。

到目前為止AMD、英特爾以及臺積電等多家國際頭部芯片設計企業(yè)和多家中國芯片設計企業(yè)都曾表明或已經(jīng)實現(xiàn)在產(chǎn)品中導入 Chiplet 設計。

據(jù)公開資料顯示，華為于2019年推出了基于Chiplet技術的7nm鯤鵬920處理器。AMD今年3月推出了基于臺積電3D Chiplet封裝技術的第三代服務器處理芯片，蘋果則推出了采用臺積電CoWos-S橋接工藝的M1 Ultra芯片。

早在2015年，AMD在放棄芯片制造多年后，表示希望通過推出“小芯片”來奪回英特爾主導的服務器芯片市場。AMD高級副總裁塞繆爾·納夫齊格(Samuel Naffziger) 在談到公司當時的計劃時稱：“我們在芯片設計方面只有一顆子彈可以射中?！彼傅木褪荂hiplet。