大多數(shù)傳導(dǎo) EMI 問題是由共模噪聲引起的。 此外，大多數(shù)共模噪聲問題是由電源中的寄生電容引起的。

開關(guān)電源本質(zhì)上具有高 dV/dt 的節(jié)點(diǎn)。將寄生電容與高 dV/dt 混合會產(chǎn)生 EMI 問題。當(dāng)寄生電容的另一端連接到電源的輸入端時(shí)，少量電流會直接泵入電源線。

我們都記得在物理課上，兩個(gè)導(dǎo)體之間的電容與導(dǎo)體的表面積成正比，與它們之間的距離成反比。查看電路中的每個(gè)節(jié)點(diǎn)，并密切注意具有高 dV/dt 的節(jié)點(diǎn)。考慮一下布局中該節(jié)點(diǎn)上有多少表面積以及從輸入線到電路板的距離。開關(guān) MOSFET 和緩沖電路的漏極是常見的罪犯。

盡量使用表面貼裝封裝。垂直放置的 TO-220 封裝中的 FET 具有來自漏極片的大量表面積，不幸的是，這通常恰好是具有最高 dV/dt 的節(jié)點(diǎn)。嘗試改用表面貼裝 DPAK 或 D2PAK FET。通過在 DPAK 接線片下方的底部 PCB 層上運(yùn)行主接地層，可以很好地屏蔽 FET 的底部，并大大降低寄生電容。

有時(shí)需要表面積用于散熱目的。如果我們必須使用帶散熱器的 TO-220 型 FET，請嘗試將散熱器連接到初級接地(而不是接地)。這將有助于屏蔽 FET 并減少雜散電容

我們還可以遵循這 4 個(gè)基本技巧可以幫助我們減輕 EMI 合規(guī)性方面的痛苦。 當(dāng)然，EMI 的話題范圍很廣，還有很多其他的技巧可以提及。 我們關(guān)注的是當(dāng)電源中組件的寄生電容直接耦合到電源的輸入線時(shí)會發(fā)生什么?，F(xiàn)在，讓我們看看最常見的共模 EMI 問題來源：電源變壓器。

問題來自初級和次級繞組之間的寄生電容，以及初級繞組上的高 dV/dt。這種繞組間電容的作用類似于電荷泵，導(dǎo)致雜散電流流向通常接地的次級側(cè)。這里有四個(gè)非常常見的技巧可以最大限度地減少這個(gè)問題。

1. 纏繞初級，使最高 dV/dt 位于外層。 電壓電位隨每一匝而變化。例如，在反激式中，最大的電壓擺幅出現(xiàn)在連接到 FET 漏極的一端(見圖 1)。通過將“安靜”層保持在最近的次級層附近，可以將繞組間電容上的 dV/dt 降至最低。使用這種技術(shù)，請注意，外部繞組現(xiàn)在可能成為有問題的噪聲源，可能會耦合到變壓器附近的其他物體。外部繞組周圍可能需要一個(gè)屏蔽繞組。

2. 在初級和次級繞組之間使用屏蔽繞組。 插入一端連接到輸入或輸入回路的單層繞組可將雜散電流從次級繞組分流并返回到它們的源極。這種技術(shù)的權(quán)衡是變壓器設(shè)計(jì)稍微復(fù)雜一些，并且漏感增加。

3. 在初級接地和次級接地之間使用一個(gè)“Y-電容器”。 該電容器為雜散電流提供返回初級的較低阻抗路徑。電源內(nèi)的這種本地路徑可防止這些電流以其他方式通過大地返回其源頭。但是，這里可以使用大電容有安全限制。

添加一個(gè)共模扼流圈。 有時(shí)，提到的其他技術(shù)不足以將 EMI 降低到所需水平以下。添加共模扼流圈會增加共模阻抗，并且可以非常有效地降低傳導(dǎo)噪聲。這里的權(quán)衡是額外組件的成本。選擇共模扼流圈時(shí)，請仔細(xì)檢查阻抗曲線與頻率的關(guān)系。在某些時(shí)候，所有扼流圈都會由于其自身的繞組間電容而變?yōu)殡娙菪浴?