工程師經(jīng)常在源電源中添加噪聲抑制珠，以將高頻噪聲排除在輸入源之外。這些珠子被宣傳為在 10 或 100 MHz 時(shí)具有 10 到 100 歐姆(通常)。當(dāng)我第一次聽(tīng)說(shuō)它們時(shí)，我想到了電阻器——如果有的話，它們會(huì)使電源更穩(wěn)定。然而，在將低于 10 mOhms 的低 DC 電阻與 100 MHz 時(shí) 10 – 100 ohms 的高得多的電阻進(jìn)行對(duì)比后，我意識(shí)到它們?cè)趲资甑念l率上都可以作為有效的電感器。如果 DC/DC 的輸入電容是 ESR(等效串聯(lián)電阻)非常低的陶瓷電容，則該電容與磁珠電感一起形成高質(zhì)量的 LC 諧振回路。結(jié)合 DC/DC 轉(zhuǎn)換器的負(fù)電阻，您可以獲得諧振頻率下的振蕩。

制造商數(shù)據(jù)表通常不會(huì)宣傳這些磁珠的電感值。它們確實(shí)提供了最大直流電阻值，并在磁珠通常仍具有電感性的低 MHz 范圍內(nèi)顯示阻抗值?；诘?MHz 范圍內(nèi)的阻抗，可以計(jì)算電感值。從阻抗 (Z) 與頻率 (F) 的關(guān)系圖中，選擇 1 到 5 MHz 范圍內(nèi)的頻率，您會(huì)注意到該圖顯示阻抗幾乎仍然是純電感性的。

L = Z / (2 * Pi * F) 如果 F 的單位是 MHz，Z 的單位是 Ohms，那么 L 的單位是 uH。(等式 1)

我經(jīng)常在此范圍內(nèi)的 2 個(gè)或更多頻率上執(zhí)行此計(jì)算以進(jìn)行驗(yàn)證，因?yàn)樵谶@些圖表上，此頻率范圍內(nèi)的阻抗分辨率通常很差。

使用此方法計(jì)算電感后，該磁珠變?yōu)殡姼械牡皖l (F_ind) 也可以根據(jù)直流電阻 (DCR) 確定。

F_ind = DCR / (2 * Pi * L)如果 DCR 的單位是 mOhms，L 的單位是 uH，那么 F 的單位是 kHz。(等式 2)

示例：Murata BLM31PG330SN1：尺寸 1206，額定電流為 6 A，直流電阻最大 9 mOhms，目標(biāo)為 33 ohms，100 MHz：

磁珠在 3 MHz 時(shí)具有 4 歐姆，并且在該頻率下仍然是純電感性的。使用等式 1，這計(jì)算為大約 0.2 uH。根據(jù)等式 2，基于 9 mOhm DCR 的磁珠變?yōu)楦袘?yīng)的低頻為 7 kHz。

現(xiàn)在可以計(jì)算潛在的共振頻率(Fresonant)。首先需要確定有效輸入電容，同時(shí)考慮到帶偏置的陶瓷電容器的有效電容降低。例如，尺寸為“1210”的 22 uF(或公制尺寸的“3225”)在 12V 偏置下具有大約 11 uF 的有效電容。如果使用 4 個(gè)電容，則有效電容為 44 uF。 等式 3說(shuō)明了使用以 uH 為單位的電感和以 uF 為單位的電容來(lái)計(jì)算以 kHz 為單位的頻率的等式的修改形式。

Fresonant(kHz) = 159 / [L(uH) * C(uF)] 的平方根(等式 3)

在 0.2 uH 和 44 uF 的示例情況下，諧振頻率將為 54 kHz。這遠(yuǎn)高于磁珠變?yōu)楦袘?yīng)的 7 kHz。對(duì)于具有約 100 kHz 控制回路的高速多相應(yīng)用，它可能會(huì)引起麻煩，從而使穩(wěn)定性受到質(zhì)疑。以下是確保這些應(yīng)用程序穩(wěn)定性的三種方法：

確保穩(wěn)定性的三種潛在方法：

a) 將控制回路減慢到遠(yuǎn)低于該諧振頻率;

b) 用低得多的電感部分降低磁珠濾波或增加一個(gè)并聯(lián)電阻;和

c) 添加與陶瓷電容并聯(lián)的阻尼電容。

總之，當(dāng)在電源輸入端使用噪聲珠時(shí)，設(shè)計(jì)人員必須注意潛在的振蕩，并在許多情況下進(jìn)行修改以防止它們發(fā)生。