加利福尼亞州圣克拉拉——九家公司和三所大學(xué)已經(jīng)開展了一項研究工作，看看機(jī)器學(xué)習(xí)是否可以解決電子設(shè)計中一些最棘手的問題。該中心是整個行業(yè)試圖利用新興技術(shù)的眾多努力之一。

與科技領(lǐng)域的許多想法一樣，“這一切都始于一個下午的咖啡店，”機(jī)器學(xué)習(xí)高級電子中心 (CAEML) 主任 Elyse Rosenbaum 說。

“我們面臨著共同的問題。我們需要跨越電遷移和電路領(lǐng)域的行為模型，但不知道如何獲得它們，因為同事們對不同的應(yīng)用感興趣，”羅森鮑姆在 DesignCon 活動的主題小組討論中說。

“我們知道我們不會為一個特定問題獲得資金，因此我們決定我們需要解決所有這些問題，與其他大學(xué)聯(lián)系，共同研究非常適合在電子產(chǎn)品中使用的不同機(jī)器學(xué)習(xí)技術(shù)和算法，”她說。

這項工作得到了美國國家科學(xué)基金會以及九家公司的支持：Analog Devices、Cadence、Cisco、Hewlett-Packard Enterprise (HPE)、IBM、Nvidia、Qualcomm、Samsung 和 Xilinx。該中心由伊利諾伊大學(xué)厄巴納-香檳分校、北卡羅來納州立大學(xué) (NCSU) 和佐治亞理工學(xué)院聯(lián)合主辦。

到目前為止，該小組已經(jīng)確定了感興趣的領(lǐng)域，包括高速互連、電力傳輸、系統(tǒng)級靜電放電 (ESD)、IP 內(nèi)核重用和設(shè)計規(guī)則檢查。Rosenbaum 的研究團(tuán)隊將探索使用循環(huán)神經(jīng)網(wǎng)絡(luò)來模擬電路的 ESD 特性，以便系統(tǒng)首次通過資格測試。

她說：“我們希望對無法使用現(xiàn)有技術(shù)的現(xiàn)象進(jìn)行建?！缫蕾囉诠╇娋W(wǎng)絡(luò)和多核交互的 ESD 特性”。

障礙之一是找到將神經(jīng)網(wǎng)絡(luò)預(yù)測限制為物理有效輸出的方法。她說，總的來說，研究人員需要仔細(xì)構(gòu)建機(jī)器學(xué)習(xí)過程中的每一步，從獲取良好的訓(xùn)練數(shù)據(jù)到選擇候選模型、訓(xùn)練它們并驗證它們的結(jié)果。

“我們通常創(chuàng)建的大多數(shù)都是具有預(yù)期輸出的判別模型，[但機(jī)器學(xué)習(xí)創(chuàng)建]生成模型 [that] 給出輸入和輸出之間的概率——這對于諸如芯片制造差異之類的統(tǒng)計問題很有用，”她補充道。

HPE 存儲部門的杰出技術(shù)專家 Chris Cheng 舉了幾個他想應(yīng)用機(jī)器學(xué)習(xí)的領(lǐng)域的例子。例如，他預(yù)計芯片供應(yīng)商將在未來提供交互式組件模型，因為神經(jīng)網(wǎng)絡(luò)工程師可以通過云服務(wù)進(jìn)行測試和訓(xùn)練。

Cheng 還建議，可以使用機(jī)器學(xué)習(xí)將渠道分析作為云服務(wù)來處理。此外，他勾勒出將神經(jīng)網(wǎng)絡(luò)嵌入到動態(tài)學(xué)習(xí)均衡技術(shù)的示波器中的想法。

Cadence 已經(jīng)在嘗試?yán)脵C(jī)器學(xué)習(xí)來突破芯片設(shè)計中的棘手問題，該公司 Virtuoso 模擬設(shè)計工具的研發(fā)高級總監(jiān) David White 說。機(jī)器學(xué)習(xí)可以提供處理高級節(jié)點設(shè)計規(guī)則和大型芯片設(shè)計增加的方法。

White 描述了一種未來的工具，它可以在設(shè)計過程中就電遷移和寄生提取等問題提供反饋。他說，這種能力可以減少芯片設(shè)計人員今天循環(huán)的許多迭代循環(huán)。

NCSU 教授 Paul Franson 表示，一名學(xué)生已經(jīng)使用機(jī)器學(xué)習(xí)將芯片布線的迭代次數(shù)從 20 次減少到 4 次。