微電子系統(tǒng)必須在接觸放電模式下維持 8kV 的 ESD 水平，才能達(dá)到系統(tǒng)級(jí) ESD 標(biāo)準(zhǔn)（IEC 61000-4-2）中“4 級(jí)”的抗擾度要求。硅片中器件尺寸有限的片上 ESD 保護(hù)電路難以承受系統(tǒng)級(jí) ESD 測(cè)試的過應(yīng)力。因此，在微電子系統(tǒng)的印刷電路板 (PCB) 上添加了分立 TVS，以保護(hù) CMOS IC 免受系統(tǒng)級(jí) ESD 測(cè)試的過應(yīng)力。此類 TVS 通常放置在 PCB 布局上 CMOS IC 的 I/O 端口附近，以及電源引腳附近。具有較低保持電壓的 TVS 可以承受更高的 ESD 規(guī)格，因?yàn)楫?dāng) ESD 電流通過其放電時(shí)，其自身產(chǎn)生的熱量較低。因此，一些商用 TVS 產(chǎn)品設(shè)計(jì)為具有較低的保持電壓，以提供高 ESD 規(guī)格。但是，據(jù)報(bào)道，保持電壓低于電路工作電壓的片上 ESD 保護(hù)器件會(huì)遭受類似閂鎖的故障。在本文中，我們想研究保持電壓低于系統(tǒng)工作電壓的板載 TVS 是否確實(shí)對(duì)微電子系統(tǒng)造成了負(fù)面影響。

測(cè)試設(shè)置

圖 1 顯示了被測(cè)設(shè)備 (EUT)，其中兩個(gè) CMOS IC（IC-1 和 IC-2）由 PCB 上的一條信號(hào)跡線上的 TVS 保護(hù)。為了模擬微電子系統(tǒng)中的輸出端口，CMOS 反相器（IC-1）被用作傳輸端口來傳輸信號(hào)。另一個(gè) CMOS 反相器 (IC-2) 是一個(gè)接收端口，用于模擬微電子系統(tǒng)中的輸入端口。IC-1的電源腳接3.3V的VDD1，IC-2的電源腳接3.3V的VDD2。施加到 IC-1 的輸入信號(hào)為邏輯“低”。因此，IC-2的輸入管腳接收到的信號(hào)為邏輯“高”，IC-2的輸出保持“低”狀態(tài)。為了在微電子系統(tǒng)的 PCB 上模擬 TVS 的 ESD 保護(hù)，一個(gè) TVS 從信號(hào)走線（連接 IC-1 的輸出引腳和 IC-2 的輸入引腳）到地。所有這三個(gè)器件（IC-1、IC-2 和 TVS）都焊接到 PCB 上，形成用于系統(tǒng)級(jí) ESD 測(cè)試的 EUT。系統(tǒng)級(jí) ESD 測(cè)試期間 IC-1 和 IC-2 輸出引腳的瞬態(tài)電壓波形通過示波器的通道 1（CH-1）和通道 2（CH- 2)，如圖1所示。將測(cè)試三個(gè)具有不同保持電壓的商用 TVS。這三款TVS都宣稱可以作為3.3-VI/O口保護(hù)器使用。沒有 TVS 的 EUT 也將作為參考進(jìn)行測(cè)試。通過對(duì)這些 EUT 進(jìn)行系統(tǒng)級(jí) ESD 測(cè)試，

圖 1 還顯示了采用 IEC 61000-4-2 標(biāo)準(zhǔn)規(guī)定的間接接觸放電測(cè)試模式的系統(tǒng)級(jí) ESD 測(cè)試的測(cè)量設(shè)置。具有指定 ESD 電壓的系統(tǒng)級(jí) ESD 槍快速掃描到水平耦合平面 (HCP)，ESD 能量將耦合到 EUT。IC-1和IC-2輸出引腳的瞬態(tài)電壓波形將通過示波器通道1（CH-1）和通道2（CH-2）的分離電壓探頭進(jìn)行監(jiān)測(cè)和記錄。

圖 1：IEC 61000-4-2 標(biāo)準(zhǔn)中規(guī)定的采用間接接觸放電測(cè)試模式的系統(tǒng)級(jí) ESD 測(cè)試的被測(cè)設(shè)備 (EUT) 和測(cè)量設(shè)置。

實(shí)驗(yàn)結(jié)果

A. TVS 的 DC IV 特性

通過曲線跟蹤儀（Tek370B）測(cè)量三個(gè)商用TVS的dc IV特性，結(jié)果如圖2所示。通過較低的觸發(fā)電壓，可以更早地觸發(fā)TVS以保護(hù)微電子系統(tǒng)中的CMOS IC當(dāng)過應(yīng)力電壓在它上面跳動(dòng)時(shí)。三個(gè) TVS 的保持電壓 (V _Hold ) 和保持電流 (I _Hold ) 總結(jié)在表 I 中。使用較低的保持電壓，耦合到 PCB 上的跡線的過應(yīng)力電壓可以被 TVS 鉗制得更低。

圖 2：三個(gè)商用 TVS（TVS-1、TVS-2 和 TVS-3）在不同保持電壓下的測(cè)量直流 IV 特性。

這三個(gè) TVS 的直流特性總結(jié)在表 I 中。TVS-1 和 TVS-2 的保持電壓分別為 0.8V 和 1.7V，小于 3.3V 的系統(tǒng)工作電壓。TVS-3的保持電壓為4.9V，高于系統(tǒng)工作電壓3.3V。下面將研究不同保持電壓的 TVS 保護(hù)的微電子系統(tǒng)的信號(hào)完整性。

表 1：TVS DC 特性總結(jié)

系統(tǒng)級(jí) ESD 測(cè)試下的瞬態(tài)響應(yīng)

在系統(tǒng)級(jí)ESD測(cè)試下（如圖1所示），在+的系統(tǒng)級(jí)ESD測(cè)試期間，在具有TVS-1保護(hù)的IC-1輸出管腳和IC-2輸出管腳處測(cè)得的電壓波形1000V 熔斷如圖 3 所示。在 ESD 熔斷之前，IC-1 的輸出引腳和 IC-2 的輸出引腳的初始狀態(tài)保持在邏輯“高（3.3V）”和邏輯“低（0V）” )”，分別如圖 3 所示的 CH-1 和 CH-2 波形。在系統(tǒng)級(jí) ESD 擊穿期間，從 ESD 槍注入的瞬態(tài)電壓將耦合到 PCB 上的跡線，作為在 CH-1 和 CH-2 電壓波形中觀察到的瞬態(tài)尖峰。在 +1000V 的 ESD 擊穿后，IC-1 輸出引腳的電壓下降到 0.8V，即使 IC-1 輸入引腳的輸入信號(hào)仍保持在邏輯低電平 (0V)。就在 ESD 擊穿引起的瞬態(tài)尖峰之后，CH-1 的電壓從 3.3V 下降到 0.8V。這個(gè) 0.8V 的鉗位電壓與表 I 中 TVS-1 的保持電壓完全相同。系統(tǒng)級(jí) ESD 測(cè)試期間的瞬態(tài)尖峰可以觸發(fā) TVS-1 進(jìn)入其保持狀態(tài)，因此信號(hào)電壓電平在IC-1 的輸出引腳被鉗位到 0.8V。TVS-1 確實(shí)打開以鉗制瞬態(tài)尖峰，因此可以很好地保護(hù) PCB 上的 IC 免受電氣過應(yīng)力。但是，IC-1輸出引腳的信號(hào)電壓電平被TVS-1的較低保持電壓（0.8V）鎖定，進(jìn)而導(dǎo)致IC-2輸出引腳的錯(cuò)誤邏輯狀態(tài)變?yōu)檫壿嫺撸?.3V） 。這種由 TVS-1 在系統(tǒng)級(jí) ESD 測(cè)試后引起的錯(cuò)誤邏輯狀態(tài)，即使硬件（CMOS IC）沒有被 ESD 應(yīng)力損壞，也會(huì)對(duì)系統(tǒng)操作造成一些錯(cuò)誤（軟錯(cuò)誤）或故障。當(dāng) ESD 電壓更高時(shí)（在大多數(shù)系統(tǒng)級(jí)應(yīng)用中通常為 8kV），這種信號(hào)完整性問題在受此 TVS-1 保護(hù)的微電子系統(tǒng)中會(huì)變得更加嚴(yán)重。

圖 3：IC-1（CH-1）輸出引腳和 IC-2（CH-2）輸出引腳測(cè)量的瞬態(tài)電壓波形，在系統(tǒng)級(jí) ESD 測(cè)試期間具有TVS-1保護(hù)+1000V 電擊。

在-7000V zapping 的系統(tǒng)級(jí)ESD 測(cè)試中，IC-1 輸出管腳和IC-2 帶TVS-2 保護(hù)的輸出管腳測(cè)得的電壓波形如圖4 所示。在 -7000V 的 ESD 擊穿后，IC-1 輸出引腳的電壓電平下降并鉗位在 ~1.7V，接近 TVS-2 的保持電壓（如表 I 所示）。由于 CH-1 的 TVS-2 鉗位電壓電平，IC-2 (CH-2) 輸出引腳的電壓電平完全錯(cuò)誤 (0.3 ~ 0.7V)。CH-2 的輸出邏輯狀態(tài)從邏輯“低”變?yōu)槟＠鈨煽傻臓顟B(tài)，在系統(tǒng)級(jí) ESD 擊穿 -7000V 后，將導(dǎo)致系統(tǒng)運(yùn)行嚴(yán)重故障。

圖 4：系統(tǒng)級(jí) ESD 測(cè)試期間IC-1（CH-1）和 IC-2（CH-2）輸出引腳處測(cè)量的瞬態(tài)電壓波形，TVS-2保護(hù)-7000V 電擊。

在高達(dá) ±30000V 的系統(tǒng)級(jí) ESD 跳變期間，IC-1 的輸出引腳和具有 TVS-3 保護(hù)的 IC-2 的輸出引腳的測(cè)量電壓波形如圖 5 所示。 ESD 尖峰耦合到IC-1 的輸出引腳會(huì)在微電子系統(tǒng)中產(chǎn)生過沖電壓。雖然過沖電壓會(huì)在 TVS-3 上觸發(fā)，但在過應(yīng)力電壓釋放到地后 TVS-3 會(huì)關(guān)閉。由于 TVS-3 的保持電壓大于系統(tǒng)工作電壓，在耦合的 ESD 能量釋放后，TVS-3 會(huì)自動(dòng)關(guān)閉。在 IC-1 的輸出引腳保持正確的邏輯狀態(tài) (3.3V) 的情況下，在高達(dá) ±30000V 的系統(tǒng)級(jí) ESD 跳變之后，CH-2 的輸出邏輯狀態(tài)也保持在正確的狀態(tài) (0V) . 因此，TVS-3 可以為 PCB 提供高效的系統(tǒng)級(jí) ESD 保護(hù)，

圖 5：IC-1（CH-1）輸出引腳和 IC-2（CH-2）輸出引腳上測(cè)得的瞬態(tài)電壓波形，在系統(tǒng)級(jí) ESD 測(cè)試期間具有TVS-3保護(hù)±30000V 跳動(dòng)。

受 TVS 保護(hù)的 PCB 在系統(tǒng)級(jí) ESD 測(cè)試下的瞬態(tài)響應(yīng)測(cè)量結(jié)果總結(jié)在表 II 中。沒有 TVS 保護(hù)的 EUT 可以通過高達(dá) ±19000V 的系統(tǒng)級(jí) ESD 測(cè)試。但是，具有 TVS-1 和 TVS-2 保護(hù)的 EUT 的通過 ESD 電壓降低到低于 7000V。由于 TVS-1 和 TVS-2 的保持電壓低于系統(tǒng)工作電壓，由于信號(hào)完整性問題，這兩個(gè) TVS 保護(hù)的 EUT 不能滿足“4 級(jí)”的抗擾度要求。為了安全地保護(hù)微電子系統(tǒng)免受系統(tǒng)級(jí) ESD 過應(yīng)力的影響，以及在現(xiàn)場(chǎng)應(yīng)用中保持信號(hào)完整性正確，TVS 的保持電壓應(yīng)略高于微電子系統(tǒng)中信號(hào)的最大電壓電平。

表二：測(cè)量結(jié)果匯總

結(jié)論

在系統(tǒng)級(jí)ESD測(cè)試下，詳細(xì)研究了由三種不同保持電壓的商用TVS保護(hù)的微電子系統(tǒng)的信號(hào)完整性。由于信號(hào)完整性問題，某些 TVS 可能會(huì)導(dǎo)致系統(tǒng)操作出現(xiàn)軟錯(cuò)誤或故障。從本工作的實(shí)驗(yàn)結(jié)果來看，通過選擇保持電壓大于系統(tǒng)工作電壓的TVS-3，受TVS-3保護(hù)的系統(tǒng)可以有效提高系統(tǒng)級(jí)ESD抗擾度高達(dá)±30000V。為了在微電子系統(tǒng)中保持信號(hào)完整性正確和良好，強(qiáng)烈推薦保持電壓大于系統(tǒng)工作電壓的 TVS。