同學們,《靜噪基礎課程》本期繼續(xù)開講！

上一章介紹的是

產生電磁噪聲的機制

本節(jié)為你介紹如何抑制電源電壓波動

第 3 章
噪 聲 問 題 復 雜 化 的 因 素

第1章 為什么需要EMI靜噪濾波器

第2章 產生電磁噪聲的機制

第3章 噪聲問題復雜化的因素

3-1.簡介

3-2.諧振和阻尼

3-3.噪聲的傳導和反射

3-4.源阻抗

• 3-4-1. 電源電壓波動

  
  

• 3-4-2. 去耦電容器

  
  

• 3-4-3. 環(huán)路阻抗

  
  

• 3-4-4. 如何盡量降低環(huán)路阻抗

  
  

• 3-4-5. 源阻抗和噪聲抑制之間的不同

  
  

• 3-4-6. 在噪聲路徑上采取噪聲措施

  
  

• 3-4-7. 噪聲路徑未知時怎么辦

  
  

3-5.小結

3-4源阻抗

3-4-3. 環(huán)路阻抗

(1) 源阻抗的頻率范圍

圖3-4-5中所示的源阻抗實際上給出了一個例子，其通過使用多個去耦電容器實現(xiàn)了極低的阻抗。這些頻率特征可以分為如圖3-4-9所示的三個區(qū)域。

圖3-4-9 源阻抗的頻率特征及發(fā)揮作用的元件

(2) 什么控制著低頻范圍？

上圖中區(qū)域(1)的低于1MHz較為平緩部分可觀察到的電源模塊輸出阻抗。如果不使用去耦電容器，阻抗會從圖中虛線所指示的較低頻率處開始增加。這是因為電源模塊的輸出特征和線路中電感的作用。

如果使用去耦電容器，可抑制高頻范圍的阻抗。

(3) 什么控制著高頻范圍？

圖3-4-9中區(qū)域(2)和區(qū)域(3)指示的是相對較高的頻率范圍，在其中可觀察到去耦電容器的阻抗。
區(qū)域(2)是電容器存在電容阻抗的頻率范圍，可通過將靜電容量的大小進行一定程度地控制。
區(qū)域(3)是電容器存在電感阻抗的頻率范圍。為進一步降低此區(qū)域的阻抗，需要降低去耦電容器的ESL，或者降低連接至電容器線路的電感。
(4) 環(huán)路阻抗

線路電感由負載IC和去耦電容器之間連接的模式和通孔構成，如圖3-4-10中所示。將經(jīng)過這些元件的整個電流環(huán)路之和與電容器的ESL相加，可得出總電感。圖3-4-11為等效電路。

圖3-4-10 環(huán)路阻抗的要素

圖3-4-11 去耦電路的等效電路
去耦電容器所建立電流環(huán)路的阻抗可以稱為環(huán)路阻抗。圖3-4-9所示區(qū)域(3)的環(huán)路阻抗是主要來自線路和電容器本身的電感所致。
為降低高頻范圍內的環(huán)路阻抗，需要降低電感。也就是說，當環(huán)路阻抗的目標值為ZTarget (Ω)，頻率為f(Hz)，總阻抗為LLoop (H)，可得出如下公式：

公式3-4-1
例如，如果需要將100MHz處的環(huán)路阻抗降低到1Ω或更少，總阻抗需要約為1.6nH或以下。這是一個極低的值。
(5) 環(huán)路阻抗的要素

因為實際電路可能存在導線分支的情況或者有多個電容器，所以不能像圖3-4-10和圖3-4-11那樣簡單地思考問題。但是，這個模型是有用的，可以作為將環(huán)路阻抗分解為各個要素的理念。為有效地盡量降低環(huán)路阻抗，需要降低在總阻抗中占很大一部分的電感。

3-4-4. 如何盡量降低環(huán)路阻抗

為盡量降低高頻范圍內的環(huán)路阻抗，需要降低電容器的ESL和線路的電感。如果能夠進行巧妙地設計，可以將雙層基板的總電感降低至約幾nH，多層基板則可降低至1nH或以下。在圖3-4-9的示例中，其值約為0.3nH。

(1) 使用低ESL電容器

每個電容器（如果是MLCC）的ESL約為0.5nH，在總電感中占很大一部分。為降低此值，可使用低ESL電容器，具體將在第6章中講述。低ESL電容器也在村田官網(wǎng)中進行了詳細介紹。

• 三端子電容器結構示例

  
  

• LW逆轉型低ESL的多層陶瓷電容器 LLL系列

  
  

• 8端子型低ESL多層陶瓷電容器 LLA系列

  
  

(2) 降低線路電感

要降低線路和通孔中的電感，線路和通孔應該要“粗且短”。例如，在布置電容器和通孔時，應減少圖3-4-10中所示電流環(huán)路的面積。此外，布局模式應該盡可能地寬。將電容器放置在（基板另一側）IC的正下方，并使基板變薄，通常能夠讓電流環(huán)路變小。

(3) 電容器和通孔的并聯(lián)

當并聯(lián)使用眾通孔通路和電容器時，可降低阻抗。

因為線路和通孔的電感非常小，而且還涉及互感，所以很難得到一個簡單的判斷。為此，可使用電磁模擬裝置估計這樣的環(huán)路阻抗。圖3-4-12給出了電感的一般范圍供您參考。但是，根據(jù)線路的不同形狀，電感可能相差好幾倍。此外，即使只是1mm的長度，也會造成約0.5nH的電感，這是無法忽略的。

圖3-4-12 降低環(huán)路阻抗的電容器布置

(4) 注意反諧振

如果使用了兩個或更多個電容器，需要考慮電容器之間發(fā)生的諧振。一般而言，如果并聯(lián)連接具有不同自諧振頻率的多個電容器，反諧振會導致具有高阻抗的頻率（將在第6章中進行探討）。

除了線路電感之外，還需要考慮在100MHz以上的高頻范圍內存在的靜電容量。此外，電源層的諧振和IC封裝的影響也會在高頻范圍內變得顯著。鑒于要素如此復雜，也可使用電磁模擬裝置。

3-4.源阻抗 - 重點內容

√ 源阻抗是電源品質的一個指標 源阻抗低則更有利。

√ 低源阻抗能夠抑制電源電壓波動。

√ 有助于穩(wěn)定電路運行、信號品質和減少噪聲。

√ 有效使用去耦電容器降低源阻抗。

√ 除了電容器外，線路設計也很重要。

附：第三章參考文獻及下載

1. [Japanese] 電気理論（第2版），池田哲夫，森北出版 2006

   
   

2. High-Speed Digital Design: a Handbook of Black Magic，Howard Johnson, Martin Graham，Prentice Hall PTR, 1993

   
   

3. High-Speed Signal Propagation: Advanced Black Magic，Howard Johnson, Martin Graham，Pearson Education, Inc. 2003

   
   

4. [Japanese] よくわかるプリント板実裝の高速?高周波対策，井上博文，日刊工業(yè)新聞社 2009

   
   

5. 數(shù)字IC電源靜噪和去耦應用手冊 (點擊下載PDF: 3.5MB) ，Murata Manufacturing Co., Ltd. Catalog C39C, 2010

   
   

下課！

下節(jié)課，記得相約在靜噪基礎小課堂喲~