基帶芯片低功耗設(shè)計(jì)及部分接口
掃描二維碼
隨時(shí)隨地手機(jī)看文章
語(yǔ)音接口語(yǔ)音前置端口是滿足G712要求的編解碼器,它允許語(yǔ)音有效連接。在發(fā)射方向,發(fā)話器信號(hào)在轉(zhuǎn)化成PCM I/F前被數(shù)字代及濾波,一對(duì)差分發(fā)話器給電發(fā)話器提供差分電流源。在接收方向,信號(hào)被解壓與濾波傳給揚(yáng)聲器,DSP子系統(tǒng)產(chǎn)生蜂鳴信號(hào)給蜂鳴器,一對(duì)差分輸出驅(qū)動(dòng)信號(hào)被提供,語(yǔ)言前置端口控制語(yǔ)音信號(hào)放大量及調(diào)整數(shù)字濾波器率響應(yīng)。 電源/復(fù)位管理與定時(shí)產(chǎn)生,這部分小功能塊是降低功耗的主要部分;只讓必須工作的小功能塊工作。程序能實(shí)現(xiàn)如下功能;當(dāng)數(shù)字尋功能塊工作在空閑狀態(tài)時(shí)停止或減慢其數(shù)字時(shí)鐘;切斷模擬子功能塊的電源當(dāng)其工作在空閑模式時(shí);在收到子系統(tǒng)復(fù)位要求或者看門(mén)狗計(jì)算器滿時(shí),復(fù)位信號(hào)發(fā)生器產(chǎn)生內(nèi)部復(fù)位信號(hào),時(shí)鐘發(fā)生器產(chǎn)生基帶子系統(tǒng)的操作時(shí)鐘,PCC為ARMT子系統(tǒng)及DSP子系統(tǒng)產(chǎn)生高速時(shí)鐘,分別為26MHZ與52MHZ時(shí)鐘。功耗降低開(kāi)關(guān)內(nèi)含讓基帶芯片子系統(tǒng)接通或斷開(kāi)電源的寄存器。定時(shí)產(chǎn)生器產(chǎn)生定時(shí)窗口讓基帶芯片子系統(tǒng)與外接天線設(shè)備在TDMA幀內(nèi)動(dòng)態(tài)接通或關(guān)斷。為了將聽(tīng)與呼叫功能塊的功耗最小化;采用慢的時(shí)間基準(zhǔn)代替快的時(shí)鐘基準(zhǔn)使功耗降低;TDMA幀巾斷可以被掩飾為了可編程同期。
公用debug/測(cè)試接口該接口允許測(cè)試或debug設(shè)備連接在同一端口,它為最終目的提供debug工具。根據(jù)端口或核選擇器數(shù)值,該接口將外部信號(hào)與內(nèi)部端口連接;DAI端口,DSP JTAG串聯(lián)端口或者ARM7 JTAG串聯(lián)端口。開(kāi)發(fā)工具通過(guò)VSD模塊(VLSI串行器模塊)驅(qū)動(dòng)DSP(OAK SDI)與ARM ICEbreaker VSD 模塊將Host信號(hào)轉(zhuǎn)化為JTAG格式,而且容許通過(guò)測(cè)試端口連接內(nèi)部資源。在開(kāi)發(fā)芯片,增加debug連接腳,容許通過(guò)外接邏輯分析器觀察與實(shí)時(shí)跟蹤記錄內(nèi)部信號(hào)。
基帶芯片的低功耗設(shè)計(jì)貫穿于芯片從規(guī)劃、設(shè)計(jì)到生產(chǎn)的各個(gè)環(huán)節(jié),每個(gè)環(huán)節(jié)都有相應(yīng)的低功耗技術(shù)。下面介紹幾種在前端設(shè)計(jì)基帶芯片時(shí)所用到的低功耗方法,例如多電壓域、門(mén)控時(shí)鐘、門(mén)控電源和動(dòng)態(tài)電壓頻率調(diào)節(jié)技術(shù)等
多電壓域技術(shù)對(duì)于傳統(tǒng)的單電壓數(shù)字電路,電路里所有的單元共享電源。而對(duì)于多電壓域的低功耗設(shè)計(jì),在系統(tǒng)級(jí)設(shè)計(jì)階段就要考慮電壓的影響。在系統(tǒng)中,很多時(shí)候并不是所有的模塊都同時(shí)工作,如果給處于空閑狀態(tài)的模塊也供電的話,就造成了不必要的耗電,使得系統(tǒng)整體功耗過(guò)高。所以為了節(jié)省系統(tǒng)功耗,通常需要把處于空閑狀態(tài)的模塊的電源關(guān)掉,使不同模塊之間可以獨(dú)立供電,互不影響。系統(tǒng)多電壓域的設(shè)計(jì)方法恰好解決了這一問(wèn)題。
門(mén)控時(shí)鐘技術(shù)芯片系統(tǒng)中功耗的一大部分來(lái)源是時(shí)鐘網(wǎng)絡(luò)所消耗的功耗,動(dòng)態(tài)功耗中近似50%的功耗是時(shí)鐘頻率消耗的。為了降低系統(tǒng)功耗,當(dāng)部分電路模塊進(jìn)入空閑狀態(tài)的時(shí)候,將該電路的時(shí)鐘關(guān)閉,這種方法就叫做門(mén)控時(shí)鐘(Clock Gating), 門(mén)控時(shí)鐘技術(shù)已經(jīng)是目前應(yīng)用非常普遍的低功耗技術(shù)了。當(dāng)電路模塊中的時(shí)鐘關(guān)閉后,該模塊內(nèi)的數(shù)據(jù)的跳變就會(huì)被阻止,所以從模塊第一級(jí)觸發(fā)器到輸出之間的所有邏輯都不再工作,信號(hào)不會(huì)發(fā)生跳變,因此有效地降低了系統(tǒng)功耗。
門(mén)控電源技術(shù)漏電流功耗總是隨著CMOS工藝的發(fā)展進(jìn)步而與日俱增,而漏電流功耗的增加為電池供電的便攜式電子產(chǎn)品帶來(lái)了挑戰(zhàn),使電池的供電時(shí)間大大縮短,為消費(fèi)者帶來(lái)了不好的體驗(yàn)。為了降低芯片系統(tǒng)的漏電流功耗,增加一種機(jī)制來(lái)關(guān)閉處于空閑狀態(tài)的模塊的電源是非常必要的,這一技術(shù)就叫做門(mén)控電源技術(shù)。 門(mén)控電源技術(shù)可以選擇性地關(guān)閉芯片系統(tǒng)的某些模塊的電源,同時(shí)保持其他模塊處于供電狀態(tài)。門(mén)控電源技術(shù)的目的就是通過(guò)暫時(shí)性的將不需要工作的模塊的電源關(guān)掉來(lái)減小漏電流功耗。門(mén)控電源技術(shù)提供了兩種電源模式,一種是睡眠模式,另一種是活躍模式。門(mén)控電源的目標(biāo)就是要找到一個(gè)合適的時(shí)間和方式對(duì)這兩種電源模式進(jìn)行切換,最大限度地節(jié)省功耗,并且將對(duì)系統(tǒng)的影響降到最低。要關(guān)閉某些模塊的電源可以通過(guò)軟件和硬件兩種方式,軟件方面是通過(guò)在設(shè)備驅(qū)動(dòng)或者操作系統(tǒng)上明確計(jì)劃的,而硬件方面是通過(guò)設(shè)計(jì)計(jì)時(shí)器或者系統(tǒng)電源控制單元來(lái)控制的。不管通過(guò)哪種方式,在關(guān)閉某些模塊的電源時(shí),都要考慮到以下幾個(gè)問(wèn)題:
可能會(huì)節(jié)省的漏電流功耗;
進(jìn)入或者退出睡眠模式所需要的時(shí)間;
進(jìn)入或者退出睡眠模式所消耗的功率。
動(dòng)態(tài)電壓頻率調(diào)節(jié)技術(shù)動(dòng)態(tài)電壓頻率調(diào)節(jié)技術(shù)(Dynamic Voltage Frequency Scaling)是目前使用最為廣泛且有效的低功耗技術(shù)之一。該技術(shù)可以監(jiān)測(cè)系統(tǒng)的負(fù)載,根據(jù)系統(tǒng)的性能需求對(duì)供電電壓和頻率進(jìn)行動(dòng)態(tài)控制。當(dāng)電壓和頻率根據(jù)系統(tǒng)負(fù)載而被動(dòng)態(tài)控制時(shí),系統(tǒng)的平均功耗就可以顯著降低。這樣,便攜設(shè)備的電池使用時(shí)長(zhǎng)就可以大大增加。動(dòng)態(tài)電壓頻率調(diào)節(jié)技術(shù)根據(jù)計(jì)算系統(tǒng)負(fù)載的方法的不同,可以分為基于軟件的方法和基于硬件的方法?;谲浖姆椒ㄖ饕歉鶕?jù)調(diào)用函數(shù)的頻率來(lái)使用各種算法計(jì)算系統(tǒng)負(fù)載?;谟布姆椒ㄖ饕ㄟ^(guò)采集-一些與系統(tǒng)負(fù)載相關(guān)的信號(hào)、中斷等信息來(lái)判斷系統(tǒng)的負(fù)載。動(dòng)態(tài)電壓頻率調(diào)節(jié)技術(shù)會(huì)根據(jù)計(jì)算出的系統(tǒng)當(dāng)前的負(fù)載,來(lái)預(yù)測(cè)下一階段內(nèi)系統(tǒng)所需的性能。