DRAM的結構可謂是簡單高效，每一個bit只需要一個晶體管另加一個電容。但是電容不可避免的存在漏電現象，如果電荷不足會導致數據出錯，因此電容必須被周期性的刷新，這也是DRAM的一大特點。而且電容的充放電需要一個過程，刷新頻率不可能無限提升，這就導致DRAM的頻率很容易達到上限，即便有先進工藝的支持也收效甚微。Koilpass發(fā)布VLT技術，采用無電容結構，顛覆傳統一個晶體管+一個電容器的DRAM存儲單元結構。

無電容結構改變傳統DRAM結構

DRAM基本原理是利用電容內存儲電荷的多寡來代表0和1，使用二進制來表示內存的最小單位。DRAM 利用MOS管的柵電容上的電荷來存儲信息，一個DRAM的存儲單元存儲的是0還是1取決于電容是否有電荷，有電荷代表1，無電荷代表0。但時間一長，由于柵極漏電，代表1的電容會放電，代表0的電容會吸收電荷，這樣會造成數據丟失，因此需要一個額外設電路進行內存刷新操作。刷新操作定期對電容進行檢查，若電量大于滿電量的1/2，則認為其代表1，并把電容充滿電;若電量小于 1/2，則認為其代表0，并把電容放電，藉此來保持數據的連續(xù)性。

Kilopass的VLT采用無電容結構，通過垂直方式實現晶閘管架構，從而使存儲單元更加緊湊。緊湊的結構加上所需的物理器件，構造出制造工藝簡單的交叉點內存，這將帶來一項與DDR標準兼容，并且比當前頂尖的20納米DRAM制造成本低45%的新技術。

(Kilopass Technology首席執(zhí)行官 Charlie Cheng)

Kilopass Technology首席執(zhí)行官Charlie Cheng在本次活動中介紹道：“自2010年以來DRAM技術已放緩了前進的腳步，DRAM技術受制于電容結構的影響將停滯于10nm以上的工藝，無法進步一縮小尺寸，但是20nm工藝上的電容器還存在著電容量太小的問題，VLT技術打破了傳統的DRAM電容式結構，適合在現有的溝槽工藝中使用，無需任何電容。”

也正是VLT技術的無電容結構使得其不需要進行內存刷新操作，不受電容結構的漏電、高功率的影響，并在120度高溫下熱可改善功耗。VLT技術存儲技術無需任何新材料，可以做到與邏輯CMOS工藝100%兼容。“0”“1”之間的信號區(qū)別高達108倍。該技術現已通過30多種測試程序，并在20nm—31nm工藝上通過驗證，214種不同的VLT參數變化，可提高產品良率，降低成本。

助力云計算、服務器DRAM市場發(fā)展

未來隨著PC、手機等方面的市場需求向云計算/服務器等市場轉移，這種趨勢推動了云計算/服務器DRAM市場的發(fā)展。有報告預計，從2014年到2019年間的DRAM市場復合年增長率將達到9%，該數據表明DRAM市場的增長速度將快于整個芯片市場增長。然而當前的DRAM技術用于該市場領域面臨著功耗太高的問題。

晶閘管在電學上等效于一對交叉耦合的雙極型晶體管。若采用較小的晶體管來降低功耗，則會使得漏電流增大，且較小的電容器結構擁有更少的電容量，這將導致兩次刷新之間的間隔時間必須縮短。由于刷新周期頻率的加快，16Gb DDR DRAM中高達20%的原始帶寬將丟失，這給多核/多線程服務器中的CPU帶來負擔，使CPU必須擠壓每一點兒性能來保持系統競爭力。

由于VLT技術中不包含電容，使得這種結構非常適合存儲器。與當前基于電容的DRAM相比，VLT不需要復雜且高功耗的刷新周期，基于VLT的DDR4 DRAM將待機功耗降低了10倍，可降低到50fA/bit以下，且仍將性能提高15%，適合發(fā)展計算/服務器DRAM技術。最為關鍵的是，VLT避開了傳統DRAM制造中最大的挑戰(zhàn)，即溝電容的制造，從而規(guī)避了相關的專利沖突。