日前，“Altera亞太區(qū)采用Qsys實(shí)現(xiàn)系統(tǒng)集成研討會•北京站”在清華大學(xué)舉行，該活動重點(diǎn)介紹了Altera新的系統(tǒng)集成工具Qsys，及其如何通過Qsys提高設(shè)計(jì)效能。

北京站現(xiàn)場

值此研討會之際，Altera亞太區(qū)產(chǎn)品市場經(jīng)理謝曉東先生向媒體記者介紹了系統(tǒng)集成工具Qsys，并進(jìn)行了現(xiàn)場演示。

目前，在FPGA設(shè)計(jì)領(lǐng)域存在著三大難題：設(shè)計(jì)規(guī)模增大、設(shè)計(jì)重用、在有限的資源下，很難按計(jì)劃完成設(shè)計(jì)驗(yàn)證。這三大難題嚴(yán)重影響著FPGA設(shè)計(jì)的效能，減緩了產(chǎn)品由研發(fā)到上市的時間。

 
Altera亞太區(qū)產(chǎn)品市場經(jīng)理謝曉東介紹Qsys

謝曉東先生從越來越大的設(shè)計(jì)規(guī)模難題、設(shè)計(jì)重用難題、驗(yàn)證難題三個方面詳細(xì)講解了Qsys是如何提高設(shè)計(jì)效能的。首先，在設(shè)計(jì)規(guī)模難題上，Qsys采用系統(tǒng)級開發(fā)，通過片上網(wǎng)絡(luò)架構(gòu)，大幅簡化設(shè)計(jì)工作。Qsys包含多種兼容IP，如PCIe、DDR3、JTAG、UART等，可以把標(biāo)準(zhǔn)內(nèi)核部分的工作降至最低。Qsys能夠自動完成部分諸如接口協(xié)議、存儲器等相關(guān)的繁瑣且容易出錯的集成任務(wù)，極大地提高了設(shè)計(jì)效率。設(shè)計(jì)者可以把大部分的精力都放在定制邏輯部分。

Qsys支持工程師將精力集中在定制邏輯上

在設(shè)計(jì)重用難題上，Qsys有標(biāo)準(zhǔn)接口，例如：Altera的Avalon接口、ARM的AMBA AXI接口，所以不需要重新設(shè)計(jì)接口，從而增強(qiáng)了設(shè)計(jì)重用。

 
在驗(yàn)證難題上，由于Qsys是對地址位置進(jìn)行讀寫操作而不是對每個寄存器進(jìn)行讀寫操作，所以加速了驗(yàn)證過程。